[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2012年12月17日提交的申请号为10-2012-0147365的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件及其制造方法，更具体而言涉及一种包括从衬底垂直层叠的多个存储器单元的非易失性存储器件及其制造方法。

背景技术

非易失性存储器件是即使切断电源也能保持储存的数据的存储器件。目前，例如NAND快闪存储器等的各种非易失性存储器件被广泛应用。

近来，随着在硅衬底之上形成单个存储器单元的二维非易失性存储器件的集成度的发展达到极限，提出了多种三维非易失性存储器件，其中从硅衬底垂直层叠多个存储器单元。

一般的三维非易失性存储器件包括：沟道，所述沟道沿竖直方向从衬底延伸；源极选择晶体管、多个存储器单元以及漏极选择晶体管，它们沿着沟道顺序地层叠；源极线，所述源极线通过离子注入到衬底中而形成，并且与源极选择晶体管的一个端部连接；以及位线，所述位线布置在漏极选择晶体管之上，并且与漏极选择晶体管的一个端部连接。在这种结构中，由于源极线是通过离子注入工艺形成的，因此，存在源极线的电阻大大增加的问题。

另外，在2009年6月16日至18日公开的文献“Pipe-shaped BiCS Flash Memory with16Stacked Layers and Multi-Level-Cell Operation for Ultra High Density Storage Devices”（VLSI技术，2009学术会议，ISBN978-4-86348-009-4，第136-137页）中，公开了一种称为“PBiCS”结构的快闪存储器。与位线和源极线分别布置在层叠存储器单元之上和之下的一般三维非易失性存储器件不同，这种快闪存储器件具有所有的位线和源极线都布置在层叠存储器单元之上的结构。因此，可以形成金属源极线，由此能够使源极线的电阻降低。

然而，在PBiCS结构中，沟道与衬底本体是分隔开的。因此，可能不能如现有技术那样以F-N隧穿方式来执行擦除操作，即施加高电压至衬底本体以注入空穴到存储器单元的电荷储存层。取而代之的是，以注入施加高电压至选择栅所产生的空穴到沟道以产生GIDL（栅致漏极泄漏）电流的方式来擦除数据。顺便提及，位于沟道的上端部上的源极结和漏极结应当与选择栅充分重叠，以便产生GIDL电流。出于此原因，导致了诸如选择栅的泄漏电流增大、开关特性恶化、阈值电压的分散增大、以及无法调节阈值电压的问题。结果，存在难以控制擦除操作和效率恶化的问题。

此外，在PBiCS结构中，沟道具有U形，同时完全由多晶硅形成。因此，与具有I形沟道的结构相比，存在操作电流减小50%或更多以及选择晶体管的特性不佳的问题。

因此，需要实现能够解决上述问题的具有新型结构的三维非易失性存储器件。

发明内容

一种示例性的非易失性存储器件包括：半导体衬底，所述半导体衬底包括沿第一方向延伸的多个有源区，以及从所述多个有源区中的每个有源区突出的第一柱体对；沿与所述第一方向相交叉的第二方向延伸的漏极选择线对，其中，所述漏极选择线对中的每个漏极选择线包围所述第一柱体对中的每个第一柱体；第二柱体对，其中，所述第二柱体对中的每个第二柱体布置在所述第一柱体对中的相应的第一柱体之上，且由半导体材料形成；多个字线和源极选择线，所述多个字线和所述源极选择线沿第二方向延伸并且形成包围所述第二柱体对且沿着所述第二柱体对的长度层叠的层叠结构；形成在所述第二柱体对之上且与所述第二柱体对连接的源极线，所述源极线沿所述第二方向延伸；漏极接触，所述漏极接触在所述多个有源区中的每个有源区之上形成在所述漏极选择线对的除了所述漏极选择线对中的每个漏极选择线之间以外的两侧处；以及位线，所述位线形成在所述漏极接触之上且与所述漏极接触连接，所述位线沿所述第一方向延伸。