[发明专利]一种有限双极性控制的全桥逆变器

权利要求书

1.一种有限双极性控制的全桥逆变器，其特征在于包括：

全桥电路，由第一～四晶体管开关元件（Q1～Q4）组成，其中，第一、二晶体管开关元件（Q1、Q2）构成超前臂，第三、四晶体管开关元件（Q3、Q4）构成滞后臂；

串联谐振电路，由电感（L1）和电容（C5）串联构成，其一端连接在上述第一晶体管开关元件（Q1）与第二晶体管开关元件（Q2）之间，另一端与外部装置的变压器的初级绕组相连；

PWM驱动单元，输出控制上述第一～四晶体管开关元件（Q1～Q4）的控制脉冲信号；

PID控制单元，接收外部负载反馈信号与设定信号进行比较，将PID校正的结果输出给PWM驱动单元。

2.按权利要求1所述的有限双极性控制的全桥逆变器，其特征在于：所述PWM驱动单元包括PWM控制单元和驱动电路，其中PWM控制单元输出的驱动逻辑信号接至驱动电路，驱动电路输出的驱动信号接至晶体管开关元件的控制端。

3.按权利要求2述的有限双极性控制的全桥逆变器，其特征在于：所述驱动电路由FPGA生成，包括A～D类D触发器、两个逻辑交换单元、反相器及与门，其中，两个逻辑交换单元的输入信号分别接有由A～D类D触发器、反相器及与门构成的逻辑电路输出的四路逻辑信号，交换后的信号作为晶体管开关元件的驱动逻辑信号。

4.按权利要求3述的有限双极性控制的全桥逆变器，其特征在于：所述逻辑电路为：

A类D触发器为仅具有触发端、输出端以及时钟信号端的D触发器，其中，第一A类D触发器（FD1）的触发端、输出端均接有PWM控制单元输出的第一驱动逻辑信号（IGBTIA），同时第一A类D触发器（FD1）的输出端经第一C类D触发器（FDC1）与第一逻辑交换元（LU1）的第一输入管脚（I1）相连；第二A类D触发器（FD2）的触发端、输出端均接有第二驱动逻辑信号（IGBTIB），同时第二A类D触发器（FD2）的输出端经第三C类D触发器（FDC3）与第二逻辑交换元（LU2）的第一输入管脚（I1）相连；

B类D触发器为带使能端的D触发器，其中，第一B类D触发器（FDE1）的触发端接有第四驱动逻辑信号（IGBTID），第二B类D触发器（FDE2）的触发端接有第一驱动逻辑信号（IGBTIA），二者的输出端经第二与门（AND2）、第二C类D触发器（FDC2）与第一逻辑交换元（LU1）的第二输入管脚（I2）相连；第三B类D触发器（FDE3）的触发端接有第三驱动逻辑信号（IGBTIC），第四B类D触发器（FDE4）的触发端接有第二驱动逻辑信号（IGBTIB），二者的输出端经第四与门（AND4）、第四C类D触发器（FDC4）与第二逻辑交换元（LU2）的第二输入管脚相连；第一～四B类D触发器（FDE1～FDE4）的使能端接至驱动开始/停止信号；

C类D触发器为带复位端的D触发器；

D类D触发器为带使能端和复位端的D触发器，其中第一D类D触发器（FDCE1）的触发端接有第一逻辑交换单元（LU1）控制端（ALT）经第一反相器（INV1）输出的信号，输出端直接与第一逻辑交换单元（LU1）控制端（ALT）相连；第二D类D触发器（FDCE2）的触发端接有工作电源，输出端与第一逻辑交换单元（LU1）的驱动开始/停止管脚（DRV）相连，第一、二D类D触发器（FDCE1、FDCE2）的使能端接有第一A类D触发器（FD1）输出端经第一与门（AND1）输出的信号；第三D类D触发器（FDCE3）的触发端接有第二逻辑交换单元（LU2）控制端经第三反相器（INV3）输出的信号，输出端直接与第二逻辑交换单元（LU2）控制端相连；第四D类D触发器（FDCE4）的触发端接有工作电源，输出端与第二逻辑交换单元（LU2）的驱动开始/停止管脚（DRV）相连；第三、四D类D触发器（FDCE3、FDCE4）的使能端接有第二A类D触发器（FDCE2）输出端经第三与门（AND3）输出的信号；

驱动开始/停止信号经第二反相器（INV2）接至第一～四C类D触发器（FDC1、FDC4）、第一～四D类D触发器（FDCE1～FDCE4）的复位端。

5.按权利要求4述的有限双极性控制的全桥逆变器，其特征在于：所述第一与门（AND1）的一个输入端和第三与门（AND3）的一个输入端为低电平有效。

6.按权利要求1述的有限双极性控制的全桥逆变器，其特征在于：所述第一～四晶体管开关元件为晶闸管、电力场效应晶体管或绝缘栅双极型晶体管。