[发明专利]半导体器件及其制造工艺方法

权利要求书

1.一种半导体器件，包括：一P+衬底，在该P+衬底上形成的P-外延层；在该P-外延层中的上部形成的P阱，N+漏区；位于所述P阱中的N+源区，位于所述P阱和N+漏区之间且使N+漏区位于其中的N-漂移区；位于所述P-外延层上方的栅氧化层；其特征在于，还包括：

位于所述栅氧化层上端且至少部分位于所述P阱上端的栅极，位于所述栅氧化层上端且位于所述栅极一侧端的侧墙，位于所述栅氧化层上端且位于所述侧墙侧端的屏蔽栅；覆盖所述栅氧化层、栅极、侧墙和屏蔽栅的层间介质膜；在所述层间介质膜中形成的分别位于N+漏区上方的漏接触孔、位于栅极和侧墙上方的栅沟槽和位于N+源区侧端的介质槽，由所述介质槽向下延伸贯穿所述P-外延层的硅沟槽；位于所述介质槽和硅沟槽，栅沟槽，漏接触孔中的金属阻挡层，填充满所述介质槽和硅沟槽，栅沟槽，漏接触孔的填充金属；位于所述介质槽、栅沟槽和漏接触孔上端的正面金属，所述正面金属与填充金属电连接；与栅沟槽中填充金属相连的正面金属作为栅电极，与漏接触孔填充金属相连的正面金属作为漏端电极；所述P阱通过所述填充金属与P+衬底电连接；在所述P+衬底的下端面形成有背面金属，该背面金属作为源端电极；

所述栅极的位置为自对准；所述N+源区和P阱均与介质槽和硅沟槽中的填充金属实现电连接；或者所述P阱和N+源区上端与所述层间介质膜之间形成有金属硅化物，所述N+源区和P阱通过该金属硅化物实现电连接。

2.如权利要求1所述的半导体器件，其特征在于：所述N+漏区上端与所述层间介质膜之间还形成有金属硅化物。

3.一种权利要求1-2任一所述半导体器件的制造工艺方法，其特征在于，包括如下步骤：

步骤一、在P+衬底上成长P-外延层；在该P-外延层上形成一层牺牲氧化膜，在该牺牲氧化膜上形成一层第一介质膜；通过光刻刻蚀将N-漂移区上方的所述第一介质膜去除；通过离子注入形成N-漂移区；

步骤二、将所述N-漂移区上方的所述牺牲氧化膜去除；进行热氧化在所述N-漂移区上方形成一层氧化膜；在所述氧化膜的上端淀积组分与第一介质膜和氧化膜不同的第二介质膜；通过回刻第二介质膜形成一个位于所述氧化膜上端且位于第一介质膜侧端的侧墙；

步骤三、在所述第一介质膜、侧墙和氧化膜的上端淀积一层屏蔽栅膜；

步骤四、涂敷光刻胶，通过光刻形成屏蔽栅保护区，利用光刻胶保护住需要保留的屏蔽栅；

步骤五、对所述屏蔽栅膜进行刻蚀，形成屏蔽栅，并去除光刻胶；

步骤六、采用湿法刻蚀将所述侧墙和屏蔽栅盖住部分以外部分的所述氧化膜和第一介质膜全部去除；在露出的P-外延层和N-漂移区的上端淀积栅氧化膜；然后在所述栅氧化膜、侧墙和屏蔽栅上端淀积栅极膜；

步骤七、对所述栅极膜进行回刻，在侧墙的左侧端形成栅极，将其余部分的所述栅极膜去除；

步骤八、涂敷光刻胶，利用光刻胶保护住侧墙、屏蔽栅和位于N-漂移区上端的栅氧化膜；在所述P-外延层上端进行P型离子注入，形成位于P-外延层上端的P型区；

步骤九、进行800℃以上的高温推阱，将P型区扩散形成P阱；涂敷光刻胶，通过光刻，用光刻胶保护住不需要注入N+离子的位置，完成N+源漏区域的离子注入，在P阱中形成N+源区，在N-漂移区中形成N+漏区；

步骤十、淀积层间介质膜，覆盖所述栅氧化膜、栅极、侧墙和屏蔽栅，并通过化学机械研磨或回刻进行平坦化；

步骤十一、涂敷光刻胶，通过光刻刻蚀所述层间介质膜，在设定的区域形成介质槽，以所述光刻胶为保护膜或以所述层间介质膜为保护膜，由所述介质槽向下延伸，将该区域的P-外延层全部刻蚀掉，形成硅沟槽；

步骤十二、在所述层间介质膜的端面、介质槽和硅沟槽中涂敷光刻胶，通过光刻定义出位于所述栅极和侧墙上方的栅沟槽，位于所述N+漏区上方的漏接触孔；刻蚀所述层间介质膜形成栅沟槽，漏接触孔；

步骤十三、将光刻胶去除；

步骤十四、在所述介质槽和硅沟槽，栅沟槽，漏接触孔中先淀积一层金属阻挡层，然后再用金属填充层填充满，之后通过化学机械研磨或金属回刻将所述层间介质膜表面的金属全部去除；

步骤十五、在所述介质槽，栅沟槽，漏接触孔的上端分别形成正面金属，与栅沟槽中填充金属相连的正面金属作为栅电极，与漏接触孔填充金属相连的正面金属作为漏端电极；将所述P+衬底背面减薄后在其下端面淀积背面金属，该背面金属作为源端电极。