[发明专利]兼容以太网和PXI多串口数据管理方法

权利要求书

1.兼容以太网和PXI多串口数据管理方法，以上方法将干扰信号源机箱内部多种设备上报数据及时转发给干扰模拟上位机，同时接收干扰模拟上位机发出的控制指令帧然后通过指令识别分配给指定设备，实现较好的系统数据管理性能，其特征在于包括以下步骤：

（101）CPU向干扰模拟上位机发出申请指令帧，该申请指令帧是要求给机箱内部设备赋予唯一的设备地址、安装槽位号，如完成则转入步骤（102）；否则继续执行步骤（101）；

（102）使能CPU外部秒中断；

（103）FPGA内部多个串口并行一一对应实时接收多种设备输入指令帧并存入对应FIFO缓存；

（104）CPU读取FPGA内部第N路FIFO缓存存储非空标志；其中，N为多个串口对应通道的其中一路；

（105）判断FIFO缓存存储是否非空，如FIFO缓存非空，转入步骤（106）；否则转入步骤（104），但CPU读取FPGA内部第N+1路FIFO缓存存储非空标志；

（106）读取FIFO缓存内部存储的指令帧并进行指令帧识别；

（107）判断指令帧是否应由自身设备接收，若是则CPU执行该指令并返回执行结果指令帧，然后转入步骤（108）；否则直接转入步骤（108）；

（108）CPU写指令帧到外部存储器接口第N路地址指针存储器；

（109）FPGA将第N路地址指针存储器内部数据通过串口或者网口发送给特定设备或者所有设备；

（110）CPU读取FPGA内部第N+1路FIFO缓存存储非空标志，转入步骤（105）。

2.根据权利要求1所述的兼容以太网和PXI多串口数据管理方法，其特征在于还包括以下步骤：

（201）当FPGA采集到外部输入1PPS时钟的上升沿，CPU进入秒中断状态；

（202）CPU上报自身设备当前工作状态；

（203）CPU控制硬件单元直观显示自身设备当前工作状态；

（204）程序返回到CPU产生秒中断的断点处继续执行。

3.根据权利要求1或2所述的兼容以太网和PXI多串口数据管理方法，其特征在于：设备间数据以指令帧的格式进行传输，指令帧格式可配置，但指令帧格式中必须包含表征干扰信号源机箱内部设备种类、安装位置和传输指令帧代表含义的指令字，分别用设备地址指令字、安装槽位号指令字和数据类别指令字代替。

4.根据权利要求1所述的兼容以太网和PXI多串口数据管理方法，其特征在于：步骤（104）～步骤（110）采用的循环方式为依次重复执行。