[发明专利]注入形成具有叠加漂移区的高压PMOS晶体管及其制造方法

说明书

技术领域

本发明属于半导体装置领域，尤其涉及一种注入形成具有叠加漂移区的高压PMOS晶体管及其制造方法。

背景技术

目前，在集成电路中，可通过普通BCD(Bipolar-CMOS-DMOS)工艺形成可作为功率器件的高压PMOS(HVPMOS)。HVPMOS有四个端口：栅极(Gate)，体区(Body)，源极(Source)和漏极(Drain)。HVPMOS有一个阈值电压(Vth)，当V(sg)(源极电压与栅极电压之差)＜Vth时，HVPMOS处于关断状态，起阻挡高压的作用；当V(sg)＞Vth时，HVPMOS处于开通状态，可以导通电流。在大多数应用中，HVPMOS起到开关的作用，HVPMOS最重要的参数是击穿电压(BV)和导通电阻(Ron)，击穿电压表征这类功率器件在反向电压条件下的耐击穿能力，因此击穿电压越高越好，而这类功率器件通过减少导通电阻来减少功率损耗，因此导通电阻越低越好。

参见图1，结合图2，现有的普通BCD工艺制造高压PMOS的方法为：

S1：提供P型硅衬底(PSUB)；

S2：注入N型杂质，扩散形成深N阱(DNWELL)：在PSUB上注入N型杂质，扩散形成作为HVPMOS的沟道的DNWELL；

S3：注入P型杂质，扩散形成P阱(PWELL)：在DNWELL上注入P型杂质，扩散形成作为HVPMOS的漂移区的PWELL；

S4：氧化层(Oxide)生长：在PSUB表面上生长一覆盖于紧邻的部分DNWELL和部分PWELL上的Oxide；

S5：多晶硅(Poly)垫积：在Oxide上垫积Poly，形成作为HVPMOS的栅极(Gate)；

S6：注入P+杂质和N+杂质，分别形成体区(Body)、源极(Source)和漏极(Drain)：在未覆盖Oxide的DNWELL中分别注入P+杂质和N+杂质形成Body和Source，在未覆盖Oxide的PWELL中注入P+杂质形成Drain。

然而，由于普通BCD工艺制造HVPMOS采用单一的P型杂质注入扩散形成的PWELL作为漂移区，使得PWELL的注入剂量难以控制，即当PWELL的注入剂量偏高，则击穿电压会下降，当PWELL的注入剂量偏低，则导通电阻会上升。因此，需要在BCD工艺中提出一种新的制造方法获得高性能的HVPOMS。

发明内容

本发明的目的在于提供一种注入形成具有叠加漂移区的高压PMOS晶体管及其制造方法，通过用多重漂移区的组合作为高压PMOS的漂移区，使不同的漂移区中的P型杂质注入叠加在高压PMOS的漂移区中可以形成更好的浓度梯度，以使高压PMOS获得更好的击穿电压与导通电阻的特性。

为了解决上述问题，本发明提供一种注入形成具有叠加漂移区的高压PMOS晶体管，包括：

P型硅衬底；

位于所述P型硅衬底中的深N阱；

位于所述深N阱中的水平方向且掺杂浓度和结深按序同时依次递增的叠加漂移区。

进一步的，所述注入形成具有叠加漂移区的高压PMOS晶体管还包括位于所述叠加漂移区之上的单一氧化层。

进一步的，所述注入形成具有叠加漂移区的高压PMOS晶体管还包括：

位于掺杂浓度和结深同时最小的叠加漂移区表面的单一氧化层上的栅极；

分别位于除具有所述叠加漂移区之外的深N阱中的源极和体区；以及

位于掺杂浓度和结深同时最大的叠加漂移区中且与所述单一氧化层邻接的漏极。

优选的，所述注入形成具有叠加漂移区的高压PMOS晶体管还包括位于所述叠加漂移区之上的叠加氧化层，所述叠加氧化层包括：至少两个单一氧化层，各所述单一氧化层沿所述水平方向依次叠加。

进一步的，各所述单一氧化层的厚度相同，或各所述单一氧化层的厚度沿所述深N阱中的水平方向且随所述叠加漂移区的掺杂浓度和结深按序同时依次递增而递增。

进一步的，所述注入形成具有叠加漂移区的高压PMOS晶体管还包括：

位于掺杂浓度和结深同时最小的叠加漂移区表面的叠加氧化层上的栅极；

分别位于除具有所述叠加漂移区之外的深N阱中的源极和体区；以及

位于掺杂浓度和结深同时最大的叠加漂移区中且与所述叠加氧化层邻接的漏极。

为了达到本发明的另一方面，还提供一种注入形成具有叠加漂移区的高压PMOS晶体管的制造方法，包括如下步骤：

提供P型硅衬底；