[发明专利]一种双深度浅沟道隔离槽的制备方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种双深度浅沟道隔离槽的制备方法。

背景技术

浅沟道隔离（STI）工艺是CMOS器件形成的关键工艺之一，随着器件尺寸的不断缩小，光刻胶厚度受到限制，而STI的刻蚀深度没有太大的减小，使光刻胶不能满足作为STI刻蚀掩膜层的厚度要求，所以在130nm技术节点后，现有技术中广泛采用氮化硅硬掩膜工艺来进行STI刻蚀。

同时，基于先进工艺平台（<65nm）的CIS（CMOS Image Sensor，CMOS图像传感器）产品是目前芯片制造领域的热点，由于CIS芯片上同时具有感光区（Pixel）和周围逻辑区（Logic），使其制造工艺与传统逻辑或记忆芯片有很多不同之处，在STI关键工艺上，由于感光区和逻辑区的STI深度要求不同，所以现有技术中的CIS产品一般采用Dual STI（双深度浅沟道隔离槽）工艺来形成两种深度的STI结构，该工艺的主要步骤包括：

请参考图1A，提供包含感光区I和逻辑区II的衬底100，在衬底100上依次形成氮化硅101、底部抗反射层（BARC）102以及图案化的光刻胶103；

请参考图1B，以图案化的光刻胶、底部抗反射层（BARC）和氮化硅作为掩膜，对衬底进行浅刻蚀，在感光区I和逻辑区II形成浅沟道隔离槽104a、104b，去除剩余的光刻胶和底部抗反射层（BARC）；

请参考图1C，在感光区I上重新覆盖光刻胶103a；

请参考图1D，在逻辑区II，以剩余的氮化硅作为硬掩膜，进行逻辑区II的浅沟道隔离槽的深刻蚀，以形成双深度STI结构。

上述工艺方法存在以下缺点：

1）两道刻蚀均利用氮化硅作为刻蚀硬掩膜，使深刻蚀后逻辑区II的剩余的氮化硅存在台阶状高度差（如图1D中的虚线圈1所示），使得后续CMP后感光区I和逻辑区II的STI结构的氧化硅层与有源区（AA）的高度差不一致，从而导致一些电性问题以及潜在风险，使得器件失效；

2）在进行逻辑区II的浅沟道隔离槽的深刻蚀时，由于两道刻蚀的掩膜性质不同，刻蚀时聚合物沉积的状况不同，容易在逻辑区II的浅沟道隔离槽侧壁产生双斜度的形貌（double slope，如图1D中的虚线圈2所示）），从而对逻辑区II的电性产生影响。

因而需要一种新的双深度浅沟道隔离槽的制备方法，以避免上述缺陷。

发明内容

本发明的目的在于提供一种双深度浅沟道隔离槽的制备方法，在形成双深度浅沟道隔离槽结构的同时，能够避免现有技术中的浅沟道隔离槽侧壁的双斜度形貌以及硬掩膜层台阶状高度差的问题。

为解决上述问题，本发明提出一种双深度浅沟道隔离槽的制备方法，包括以下步骤：

提供包含感光区和逻辑区的衬底，在所述衬底上依次形成硬掩膜层和第一光刻胶层，所述第一光刻胶层在所述逻辑区形成有深STI图案；

以所述第一光刻胶层和硬掩膜层为掩膜，进行逻辑区深STI刻蚀，在所述逻辑区形成深浅沟道隔离槽；

在形成深浅沟道隔离槽的器件表面上形成第二光刻胶层，所述第二光刻胶层在所述感光区形成有浅STI图案；

以所述第二光刻胶层为掩膜，进行感光区浅STI刻蚀，在所述感光区形成浅浅沟道隔离槽；

重新暴露出所述深浅沟道隔离槽。

进一步的，所述衬底包含基底及基底上的介质层。

进一步的，所述硬掩膜层为氮化硅层、氮氧化硅层、氧化硅-氮化硅堆叠层或氧化硅-氮化硅-氧化硅堆叠层。

进一步的，形成第一光刻胶层的步骤包括：

在所述硬掩膜层上涂布光刻胶层；

在所述逻辑区定义形成深浅沟道隔离槽的位置，并曝光显影所述光刻胶层；

在定义的所述位置上形成开口，以在所述逻辑区形成深STI图案。

进一步的，形成第二光刻胶层的步骤包括：

在形成深浅沟道隔离槽的器件表面上涂布光刻胶层；

在所述感光区定义形成浅浅沟道隔离槽的位置，并曝光显影所述光刻胶层；

在定义的所述位置上形成开口，以在所述感光区形成浅STI图案。

进一步的，所述的双深度浅沟道隔离槽的制备方法，还包括：

在所述硬掩膜层上形成第一光刻胶层之前还形成第一绝缘抗反射层；

在形成深浅沟道隔离槽的器件表面上形成第二光刻胶层之前还形成第二绝缘抗反射层，所述第二绝缘抗反射层填满所述深浅沟道隔离槽并覆盖硬掩膜层表面。