[发明专利]一种LTE下行解速率匹配方法及装置

说明书

本发明公开了一种LTE下行解速率匹配方法及装置，涉及通信领域，其方法包括以下步骤：通过计算缓冲区的哑元个数，获得无效软信息；在待解速率匹配数据的相应位置填补所得到的无效软信息；利用解速率匹配模块对填补了无效软信息的待解速率匹配数据进行解速率匹配处理。本发明利用了无线通信基带处理芯片协处理器现有的解速率匹配模块，使得终端设备的解速率匹配功能得以在协处理上快速实现，降低了终端设备的设计难度，缩短了终端设备的交付周期。

技术领域

本发明涉及通信领域，特别涉及一种长期演进技术LTE（LTE：Long TermEvolution）下行解速率匹配方法及装置。

背景技术

第三代合作伙伴关系项目(3GPP)提出了3GPP空中技术的长期演进(LTE)。LTE系统需要实现更低的延迟、更高的用户数据率、更大的系统容量、更大的覆盖和更低的成本支持多天线技术。为满足其对各种实时业务、广播及多播业务的灵活性传输要求，在信道映射时达到传输格式所要求的比特速率以匹配物理信道的承载能力，LTE系统采用了速率匹配（Rate matching）技术。

速率匹配是指传输信道上的比特被重复（repeated）或者被打孔（punctured）。打孔就是将当前的比特打掉，同时将后面的比特依次前移一位。重复就是在当前比特和后面的比特之间插入一次当前比特。解速率匹配方法与之相反，恢复被打掉的比特，或者打掉重复的比特。

当前无线通信基带处理芯片中集成了很多硬件协处理器来固化基带方法处理，其中就包括解速率匹配方法。但这些协处理器都是针对系统设备设计，由于终端设备接收侧和系统设备接收侧的解速率匹配方法差异，该协处理器不能支持下行解速率匹配方法，终端设备无法直接采用。

发明内容

本发明的目的在于提供一种LTE下行解速率匹配方法及装置，通过把系统设备接收侧的解速率匹配模块用于终端设备接收侧，使终端设备充分利用无线通信基带处理芯片协处理器现有的解速率匹配功能，从而降低终端设备的设计难度，提高了开发效率。

根据本发明的一个方面，提供了一种LTE下行解速率匹配方法，包括以下步骤：

通过计算缓冲区的哑元个数，获得无效软信息；

在待解速率匹配数据的相应位置填补所得到的无效软信息；

利用解速率匹配模块对填补了无效软信息的待解速率匹配数据进行解速率匹配处理。

优选地，还包括在进行解速率匹配处理之前，按照码块循环缓冲区大小，对解速率匹配模块的输入参数进行修正的步骤。

优选地，所述计算缓冲区的哑元个数包括：

计算速率匹配后在软缓冲区大小为N_cb中的哑元个数K₁；

计算码块循环缓冲区大小为K_w中的哑元个数K₂。

优选地，在终端设备解速率匹配的解打孔场景和解速率场景中，分别通过计算K_w与N_cb的差和K₂与K₁的差，获得无效软信息的个数；

其中，K_w是码块循环缓冲区大小，N_cb是码块速率匹配的软缓冲区大小。

优选地，在终端设备解速率匹配的解打孔场景中，在待解速率匹配数据的末尾填补所得到的无效软信息的个数。

优选地，在终端设备解速率匹配的解重复场景中，在待解速率匹配数据的循环位置M_i(1≤i≤N)填补所得到的无效软信息的个数；

其中，N是速率匹配数据循环提取的次数，M_i是速率匹配数据的循环位置。