[发明专利]基于阻变忆阻器的时间关联学习神经元电路及其实现方法

说明书

技术领域

本发明涉及一种神经元细胞电路，尤其涉及一种基于阻变忆阻器的时间关联学习神经元电路及其实现方法。

背景技术

数字计算机是二十世纪人类科技文明进步的重要产物，它的影响渗透到人们生活的方方面面。然而，随着计算机工业的发展和微电子产业的进步，人们已经不能满足于现有计算机的功能，高的计算速度、大的存储容量、智能化已成为计算机进一步发展的必然趋势。神经计算机因其具有大规模并行处理、识别能力强、可处理模拟信息、机器自学习等特点，成为未来数字计算机强有力的替代者，其硬件制造的关键在于良好的、能够大规模集成的权重互联。在神经元细胞电路中需要用到大量的突触连接，而且这些突触连接必须具有可变的权重，以及较小的面积以便于大规模集成。对于在神经元细胞电路中用作突触连接的阻变忆阻器件而言，其阻值即为突触的权重值。忆阻器具有结构简单、面积小、便于大规模集成、阻值连续变化等特点，因而它的出现为神经计算机的硬件实现提供了良好的器件基础，因此基于阻变忆阻器的神经元单元电路得到了广泛的研究。

现有技术中数字计算机的计算功能在设计阶段已经完成，而计算机设计完成后，计算机只是重现已经设定的逻辑，不具备自主的学习能力，不具有真正意义的学习功能。

发明内容

针对现有技术中存在的问题，本发明提出一种新型的神经元电路，能够实现生物神经元的基本学习记忆功能。

本发明的一个目的在于提供一种基于阻变忆阻器的时间关联学习神经元电路。

本发明的基于阻变忆阻器的时间关联学习神经元电路包括：两个神经元细胞电路及作为二者之间的突触连接的阻变忆阻器；进一步，神经元细胞电路包括：激励信号端、突触连接端、缓冲器、控制信号反相器、第一传输门及第二传输门；其中，

缓冲器的输出端连接至激励信号端，输入端连接至第二传输门的一个信号端；

控制信号反相器的输入端连接至激励信号端、第一传输门的正控制端及第二传输门的负控制端，输出端连接至第一传输门的负控制端及第二传输门的正控制端；

第一传输门的一个信号端连接至电压源，另一个信号端连接至突触连接端，正控制端连接至激励信号端，负控制端连接至控制信号反相器的输出端；

第二传输门的一个信号端连接至缓冲器的输入端，另一个信号端连接至突触连接端，正控制端口连接至激励信号端，负控制端连接至控制信号反相器的输出端。

阻变忆阻器为三明治结构，包括顶电极、底电极以及填充在两者之间的阻变材料。顶电极和底电极的材料采用金属。阻变忆阻器为通过电压编程的电阻器，即可以通过施加一定的电压而改变器件的阻值，该类器件在目前的学术领域得到广泛的研究。根据编程电压的极性可以将该类器件分为单极型阻变忆阻器和双极性阻变忆阻器。两个神经元细胞电路之间的关联性，将由作为两者的突触连接的阻变忆阻器所决定，当阻变忆阻器阻值处在最大值时，突触连接权重最小，两者间的关联性几乎为零，即互相不会影响；而当阻变忆阻器的阻值变小时，突触连接权重增大，两者之间产生较大的关联性，使得对两个细胞电路产生激励的两个激励信号间，建立了关联性。

两个神经元细胞电路分别为前神经元细胞电路和后神经元细胞电路，前神经元细胞电路的第一传输门的控制端连接正电压源，后神经元细胞电路的第一传输门的控制端连接负电压源。前神经元细胞电路的突触连接端通过金属连接线连接至阻变忆阻器的顶电极；后神经元细胞电路的突触连接端通过金属连接线连接至阻变忆阻器的底电极。前神经元细胞电路接收激励信号时，通过突触连接端对阻变忆阻器施加正电压；后神经元细胞电路接收激励信号时，通过突触连接端对阻变忆阻器施加负电压，这样当两个激励信号同时接收时，在阻变忆阻器的两端产生较大的电压差，使阻变忆阻器的阻值变小。神经元细胞电路的激励信号端即可作为激励信号的输入端，也可以作为激励信号的输出端，作为激励信号的输入端时，激励信号从激励信号端输入，连接至第一传输门的正控制端，能够通过打开第一传输门，而第二传输门关断，从而将电压源信号施加到突触连接端，电压源信号由电压源给出；作为激励信号的输出端时，作为缓冲器的输出端，缓冲器的输入端连接突触连接端。缓冲器为偶数个串联的反相器，用来提高对下一级电路的驱动能力，使电压更加稳定。

下面简单说明本发明的原理。