[发明专利]阵列基板的制备方法及阵列基板和显示装置

说明书

技术领域

本发明涉及显示技术，尤其涉及一种阵列基板制备方法及阵列基板和显示装置。

背景技术

薄膜晶体管液晶显示器的液晶面板包括阵列基板和彩膜基板，在薄膜晶体管液晶显示器的制程中可以分别单独制作阵列基板和彩膜基板，然后再将阵列基板和彩膜基板对盒并填充液晶，以便形成液晶面板。其中在对盒之前，首先要对阵列基板进行阵列测试，测试的项目包括：TFT特性的检测，膜厚的检测以及线宽的检测等，测试的目的是为了修复不合格品或是进行工艺监控。

在进行线宽的测试中，由于像素电极是透明导电薄膜，因此当进行像素电极导电层蚀刻工艺形成像素电极的图案时无法直接测量像素电极的线宽。现有技术为了测试像素电极的线宽，通常是在阵列基板的像素测试区通过测试相邻像素电极间的距离间接测量像素电极的线宽。其具体方法是：如图1和图2所示，在阵列基板10上的像素测试区依次形成测试栅层61、测试绝缘层和测试像素电极层41，其中测试栅层61与像素区中的栅层同层设置，测试绝缘层包括与像素区中栅绝缘层20同层设置的绝缘层21和与像素区域中钝化层30同层设置的绝缘层31，测试像素电极层41与像素区中的像素电极层40同层设置。这样在形成像素电极的同时形成了测试像素电极，由于测试像素电极41下面设有测试栅层61，起到挡光的作用，因此测试像素电极层蚀刻后可以清晰看到测试像素电极41的边界，这样就可以间接测量像素电极的线宽。

现有技术中形成像素电极和测试像素电极的工艺为：在沉积透明导电薄膜后涂覆光刻胶50，然后经过一系列的曝光、显影、刻蚀最终形成像素电极和测试像素电极的图形。而且在曝光之前首先要对曝光机进行对位，对位基准为对位区的对位栅层。其中对位区具体为如图3所示的结构，包括依次形成在基板10上的对位栅层62、对位绝缘层和对位像素电极层42，对位栅层62与像素区中的栅层同层设置，对位绝缘层包括与像素区中栅绝缘层20同层设置的绝缘层22和与钝化层30同层设置的绝缘层33，对位像素电极层42和像素电极层40同层设置，以对位栅层62为对位基准进行对位。然而，由于对位区相对像素区增加了对位栅层62，像素测试区相对像素区增加了测试栅层61，因此对位区和像素测试区的膜厚比像素区的膜厚要大，这样就导致像素测试区和像素区的曝光强度不同，厚度越厚，曝光强度越小，因此测试像素电极的线宽要比像素电极的实际线宽要小，不能真实反映像素电极的线宽。

发明内容

本发明的实施例提供一种阵列基板及其制备方法、显示面板，以准确测量像素电极的线宽。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供了一种阵列基板的制备方法，该方法包括：

在基板上形成包括栅极、栅线、对位区的对位栅层和像素测试区的测试栅层的图形。

沉积栅绝缘层，并通过构图工艺去除所述对位栅层上的绝缘层和所述测试栅层上的绝缘层。

形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形。

沉积钝化层并通过构图工艺形成用来连接漏极与像素电极的过孔。

沉积像素电极层，并通过构图工艺形成像素电极、对位像素电极和测试像素电极。

另一方面，提供了另一种阵列基板的制备方法，该方法包括：

在基板上形成包括栅极、栅线、对位区的对位栅层和像素测试区的测试栅层的图形。

沉积栅绝缘层。

形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形。

沉积钝化层，并通过构图工艺形成用来连接漏极与像素电极的过孔，同时去除对位区的钝化层和像素测试区的钝化层。

沉积像素电极层，并通过构图工艺形成像素电极、对位像素电极和测试像素电极。

再一方面，提供一种阵列基板，该阵列基板包括像素区、对位区和像素测试区，其中，所述对位区包括依次形成在基板上的对位栅层、对位绝缘层和对位像素电极层，所述像素测试区包括依次形成在基板上的测试栅层、测试绝缘层和测试像素电极层，所述对位栅层和所述测试栅层与所述像素区中的栅层同层设置，所述对位像素电极层和所述测试像素电极层与所述像素区中的像素电极层同层设置，所述对位绝缘层和所述测试绝缘层与所述像素区中的栅绝缘层同层设置或与所述像素区中的钝化层同层设置。

优选的，所述像素测试区位于所述像素区的边缘。

又一方面，提供了一种显示装置，该显示装置包括上述阵列基板。