[发明专利]一种基于DSP和FPGA的APF控制器

说明书

技术领域

本发明涉及一种电能质量治理装置技术领域，尤其涉及一种基于DSP和FPGA的APF控制器。

背景技术

 有源滤波器（Active Power Filter，简称APF）的控制器，是低压动态谐波治理的理想装置，也是其他混合型和注入式有源滤波器的基础装置，是现阶段研究的热点。APF的主要原理是通过检测负载中的谐波电流指令，然后通过逆变器输出与谐波电流指令相位相差180°的电流以抵消其对电网的影响。因此APF控制器需要检测电网及自身多路信号，数据量和计算量都比较大，精度和处理速度要求高，其控制器的性能直接影响着APF对负载谐波的治理效果。传统控制器一般采用单个DSP结构，既要进行数据采样，计算多次谐波指令信号并处理电流跟踪控制算法，任务量过重导致数据处理的精度及实时性受到限制，治理效果也相应受到影响。

发明内容

本发明的目的在于提供了一种一种基于DSP和FPGA的APF控制器，它具有谐波治理效果好和稳定可靠的优点。

本发明是这样来实现的，它由信号调理模块、AD采样模块、FPGA各次谐波计算模块、DSP控制模块及附属部分电路构成；信号调理模块和AD采样模块均通过AD控制器与FPGA各次谐波计算模块接口连接；FPGA各次谐波计算模块通过数据总线方式与DSP控制模块进行接口连接；附属部分电路中过零信号接FPGA各次谐波计算模块的I/O端口，附属部分电路中的驱动和保护电路接DSP控制模块的I/O端口；所述信号调理模块和AD采样模块包括对三相负载电流、电网三相电压、逆变器输出三相电流及逆变器直流侧电压的采集。所述的FPGA各次谐波计算模块是通过从AD采样模块获得负载三相电流并利用改进ip-iq算法计算多次谐波电流指令；所述的DSP控制模块采用哈佛总线结构，综合从FPGA获得的各次谐波指令并叠加逆变器直流侧稳定所需有功电流指令，通过电流跟踪算法获得控制三相逆变桥所需要的PWM脉冲信号；所述的附属电路部分具有APF控制的基本功能。

本发明的技术效果是：本发明通过对FPGA及DSP的合理分工，最大限度提高了计算控制流程的速度和数据的精度，谐波治理效果好，稳定性和可扩展性都得到了明显的提高。

附图说明

图1为本发明的结构方框图。

具体实施方式

如图1所示，由于DSP控制模块的DSP芯片采用改进的哈佛总线结构，快速的中断处理和硬件I/O支持，集成了丰富的外设模块，具有很强的控制性能；而FPGA各次谐波计算模块运算速度快，适合于对算法精度和速度要求较高的场合。结合两者在性能上的优势合理分配控制和数据处理任务，能够有效解决上述矛盾，提升APF的治理效果。信号调理模块和AD采样模块主要对APF需要的负载电流、电网电压、逆变器输出电流及逆变器直流侧电压信号进行调理，并将调理之后的模拟信号接入到AD芯片,通过数模转换得到需要的信号的数字量。FPGA内各次谐波指令计算模块主要对采样得到的数字信号通过改进的ip-iq算法获得各次谐波电流以作为APF输出谐波电流的参考指令；DSP控制模块主要进行直流侧稳压、谐波电流跟踪控制以及PWM的调制工作；附属电路主要完成APF控制的其他功能。

本发明实施是这样的，本实施方式信号调理模块及AD采样模块由信号调理电路和模数芯片AD7656构成。信号经过采样电阻（电压信号直接接入），高频毛刺滤波电路，信号经放大电路后再进入AD7656模拟通道。AD7656是6路16位双极性AD转换芯片，内置采样保持器。APF需要的10路信号通过同时启动两片AD7656转换成数字信号，并可通过总线方式从AD7656内部的堆栈中读取。

    本实施方式FPGA各次谐波计算模块采用CycloneII核心，内嵌乘法器和丰富IO接口，具有8MByte的SDRAM和8MByte的Flash存储器，具有两个50Mhz有源时钟，并可通过倍频提高数据处理速度。在该模块内主要是对负载电流的三路信号进行改进ip-iq算法，其中包括正变换、数字低通滤波和反变换三个过程。如果需要检测多次谐波，则需要在FPGA各次谐波计算模块内植入多个谐波检测算法。检测谐波次数越多，其优势越明显。FPGA计算得到多次谐波的数据后，存入特定区域，DSP通过总线方式获得这些谐波指令以供控制使用。