[发明专利]信号完整性测量系统及方法

说明书

技术领域

本发明涉及一种信号完整性测量系统及方法，特别是指一种从信号源端经外部硬件线路到可编程逻辑器件之间的信号完整性测量系统及方法。

背景技术

在伺服器、交换机以及电源背板等能用到CPLD（Complex Programmable Logic Device，可编程逻辑器件）或FPGA（Field Programmable Gate Array，现场可编程门阵列）的系统开发阶段中，CPLD或FPGA是通过一外部硬件线路做为传输路径来连接各种电子装置，如CPU、HDD等，来接收对应的电子装置发出的信号。如果经过该外部硬件线路后，CPLD或FPGA接收到的信号发生改变，将影响整个系统的稳定性。因此，提前对主板上的FPGA和CPLD收发信号的完整性进行量测是非常重要的，它是确保产品量产后整个系统能够稳定可靠的长期工作的关键。传统的量测方法需要一名资深的工程师了解何种情况下信号会给到逻辑器件，然后使用示波器设置相应的触发条件去抓取对应的信号波形，再对照标准来确定信号符合要求。如果不符合要求，还要排除是信号源端的问题再来调整该外部硬件线路。因为逻辑器件引脚繁多，这样的量测方法繁琐费时，并对工程师人力成本有较大需求。

发明内容

鉴于以上内容，有必要提供一种简单、方便量测信号从信号源端经外部硬件线路到可编程逻辑器件之间的信号完整性测量系统及方法。

一种信号完整性测量系统，用以测量一信号源发出的信号经过一外部硬件线路传送至一CPLD的信号完整性，所述信号完整性测量系统包括有信号发生器及指示灯，所述信号发生器连接所述外部硬件线路的输入端，用以模拟所述信号源发出信号波形，所述CPLD包括有采样时钟切换模块、时钟信号采样模块及判定模块，所述采样时钟切换模块用以产生与所述信号波形对应的采样时钟，所述时钟信号采样模块连接所述采样时钟切换模块，用以利用所述采样时钟对所述信号波形进行采样，并将采样结果传送给所述判定模块，所述判定模块连接所述指示灯，用以将所述采样结果与设置在内部的标准波形进行比较，并将比较的结果通过所述指示灯显示出来。

一实施方式中，所述信号完整性测量系统还包括有切换开关，所述切换开关连接所述采样时钟切换模块，用以使所述采样时钟切换模块切换到与信号波形对应的采样时钟。

一实施方式中，所述CPLD还包括有锁定模块，用以锁定所述指示灯的显示状态。

一实施方式中，所述锁定模块连接在所述判定模块与所述指示灯之间。

一实施方式中，所述锁定模块用在接收到所述判定模块的比较结果后锁定所述判定模块，使所述判定模块停止比较。

一种信号完整性测量方法，用以测量一信号源发出的信号经过一外部硬件线路传送至一CPLD的信号完整性，所述信号完整性测量方法包括以下步骤：调整信号发生器的参数，使所述信号发生器能够发出与所述信号源相同的信号波形；切换对应的采样时钟；打开信号发生器，发出所述信号波形至CPLD；利用所述采样时钟对所述信号波形进行采样；判定采样结果是否通过，并显示采样结果。

一实施方式中，信号完整性测量方法还包括有锁定显示结果。

一实施方式中，锁定显示结果是通过锁定判定采样结果，停止判定信号结果来实现。

一实施方式中，所述CPLD包括有采样时钟切换模块，步骤切换对应的采样时钟是通过一切换开关将采样时钟切换模块切换到与信号波形对应的采样时钟。

与现有技术相比，在上述信号完整性测量系统及方法中，是通过信号发生器发出信号波形，再通过CPLD自身对接收到的信号波形进行判定，并将判定结果直接显示出来，不需要人为使用示波器设置相应的触发条件去抓取对应的信号波形，再对照标准来确定信号是否符合要求。这样的信号完整性测量系统及方法，非常简单方便。

附图说明

图1是本发明信号完整性测量系统的一较佳实施例的连接框图。

图2是本发明信号完整性测量方法的一较佳实施例的流程图。

主要元件符号说明