[发明专利]用于系统的硬件设备、系统和存储器访问方法

说明书

提供了一种用于系统（1）的硬件设备（20），一种系统（1）和一种存储器访方法。硬件设备（20）包括用于将硬件设备（20）与系统总线（30）连接的接口（24），该硬件设备（20）借助该系统总线（30）能够与系统（1）的中央控制单元（11）和/或系统（1）的另外的硬件设备通信；以及直接存储器访问装置（22），用于直接访问中央控制单元（11）的工作存储器（12），其中直接存储器访问装置（22）还被构建为，当直接存储器访问装置（22）结束对系统（1）的工作存储器（12）的直接访问时，在用于数据流控制的工作存储器（12）中设置标志（14；15）。

技术领域

本发明涉及一种用于系统的硬件设备、一种系统和一种存储器访问方法。

背景技术

计算机形式的系统通常拥有中央控制单元（CPU=Central Processing Unit），该中央控制单元可以访问工作存储器。该中央控制单元连接到系统总线（譬如PCI总线（PCI=Peripheral Component Interconnect（外围部件互连））、PCI-X总线、PCIe总线（PCI-Express总线）等）并且通过该总线系统与计算机的其他硬件设备连接。这样的硬件设备例如是集成电路，该集成电路尤其可以是在应用现场可编程门阵列（FPGA=Field-Programmable Gate Array）。如果硬件设备能够做主机，由此其本身可以控制其他设备或装置，则硬件设备通过直接的存储器访问或直接存储器访问（DMA=Direct Memory Access）尤其是以数据包形式独立地发送和接收数据，而在此情况下无需使用中央控制单元。由此，减轻了中央控制单元在计算机中进行数据流控制的负荷。

按标准，数据流控制通过读出硬件设备譬如应用现场可编程门阵列（FPGA）中的状态寄存器来实现。为此，在系统总线上需要读取循环。然而，这样的在系统总线上的读取循环持续极长。在此情况下，在读取循环的时间中，中央控制单元被暂停。由此，浪费了原本为中央控制单元所支配的宝贵计算时间。

在现有技术中中央控制单元的时间负荷据此来计算：在总线上的单读取循环视系统部件而在0.6μs与1μs之间。该时间还可以明显更长，因为如果该总线通过具有最大等待时间（等待时间计数器（Latencycounter）→255*30μs）的连续直接存储器访问占用，则在PCI总线中在最坏情况下单次访问甚至还可以延长达到7.6μs。

DE 38 30 723 A1描述了一种用于对连接到系统总线上的计算机的工作存储器进行直接存储器访问（DMA）的装置。

此外，已知的是，借助中断请求（Interrupt Requests）进行数据流控制。然而，这种解决方案并非在任何系统或计算机中都可行或合理。此外，由于这种解决方案还浪费了更多计算能力。另一问题在于，通常也没有足够足自由的中断线（Interrupt Leitung）备用。

发明内容

因此，本发明的任务是提供一种用于系统的硬件设备、一种系统和一种存储器访问方法，利用其可以解决上述问题。尤其是，要提供用于系统的硬件设备、系统和存储器访问方法，其中减轻中央控制单元（CPU）在数据流控制中的负荷。

该任务通过根据权利要求1所述的用于系统的硬件设备来解决。该硬件设备包括用于将硬件设备与系统总线连接的接口，该硬件设备可以借助该系统总线与该系统的中央控制单元和/或该系统的其他硬件设备通信；和用于直接访问该中央控制单元的工作存储器的直接存储器访问装置，其中直接存储器访问设备还被构建为，在直接存储器访问设备已结束对该系统的工作存储器的直接访问时在用于数据流控制的工作存储器中设置标志。

利用所描述的硬件设备，数据流控制不再需要该中央控制单元（CPU）访问总线。由此利用所描述的硬件设备使得该中央控制单元的时间负荷极大减轻，因为在工作存储器中的读取访问视系统仅持续20μs到100μs之间，其中该工作存储器可以是自由访问的同步动态存储器（SDRAM=Synchronous Dynamic Random Access Memory）。