[发明专利]保护电路

说明书

技术领域

本发明涉及防止电路的损坏的保护电路，特别是涉及能防止因电源的反连接而导致的电路的损坏的保护电路。

背景技术

在车载用的集成电路中设有保护电路，用来防止以电池为代表的电源的反连接而导致的损坏（例如参照专利文献1）。图4示出了含有该保护电路的集成电路的电路结构。图4所示的保护电路2具备在电源端子VDD和接地端子GND之间串联连接的两个P沟道型MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物-半导体-场效应晶体管）Q3、Q4。

MOSFET Q3的源极与电源端子VDD连接，栅极经电阻R4而与接地端子GND连接。MOSFET Q4的漏极与接地端子GND连接，栅极经电阻R3而与电源端子VDD连接。MOSFET Q3的漏极与MOSFET Q4的源极连接，在该连接点与接地端子GND之间连接具备所希望的功能的电路C。

若电源正确地与该集成电路连接（正连接），则由于从电源端子VDD向MOSFET Q3的源极供给高电平的电位，从接地端子GND向栅极供给低电平的电位，所以MOSFET Q3导通。此外，由于从接地端子GND向MOSFET Q4的漏极供给低电平的电位，从电源端子VDD向栅极供给高电平的电位，所以MOSFET Q4截止。由此，形成从电源端子VDD经由MOSFET Q3及电路C朝向接地端子GND的电流路径，在电路C中流过正向的电流Idd。

另一方面，若电源反向地与该集成电路连接（反连接），则由于从电源端子VDD向MOSFET Q3的源极供给低电平的电位，从接地端子GND向栅极供给高电平的电位，所以MOSFET Q3截止。此外，由于从接地端子GND向MOSFET Q4的漏极供给高电平的电位，从电源端子VDD向栅极供给低电平的电位，所以MOSFET Q4导通。该情况下，由于MOSFET Q3截止而MOSFET Q4导通，所以不形成经由电路C的电流路径。这样，保护电路2通过在电源的反连接时切断经由电路C的电流路径来防止电路C的损坏。

【专利文献1】日本特开平5－152526号公报

【专利文献2】日本特开2002－335626号公报

但是，在具备上述的保护电路2的集成电路中，当将电路C的规模增大等而消耗电流Idd增大时，在电源正连接的状态下流过MOSFET Q3的电流也增大。结果，MOSFET Q3的导通电阻引起的电压降增大，MOSFET Q3的漏极电压降低。若发生这样的电压降，则由于保护电路2中存在的PN结不会被施加适当的反向偏置，所以容易流过不需要的电流而有可能损坏含保护电路2在内的集成电路。

发明内容

本发明是鉴于这样的问题而做出的，目的在于提供一种在使用消耗电流大的电路的情况下也能够实现适当的保护的保护电路。

本发明的保护电路具备电源端子、接地端子、第一至第三晶体管，防止具备规定功能的电路部的损坏，其特征在于，上述第一晶体管的源极及漏极中的一个与上述电源端子连接，栅极与上述接地端子连接，源极及漏极中的另一个与上述第一晶体管中包含形成沟道的区域在内的第一区域连接，上述第二晶体管的源极及漏极中的一个与上述第二晶体管中包含形成沟道的区域在内的第二区域连接，并且与上述第一晶体管的源极及漏极中的另一个连接，栅极与上述电源端子连接，源极及漏极中的另一个与上述接地端子连接，上述第三晶体管的源极及漏极中的一个与上述电源端子连接，栅极与上述接地端子连接，源极及漏极中的另一个经上述电路部而与上述接地端子连接，上述第一区域与上述第二区域被一体地形成，并且与上述第三晶体管中包含形成沟道的区域在内的第三区域连接。

根据该结构，由于经第三晶体管向电路部供给电流，所以第一晶体管的源极及漏极中的另一个与第二晶体管的源极及漏极中的一个之间的连接点不受电路部的消耗电流的影响。因此，防止伴随着第一晶体管的电压降的第一至第三区域的电位的降低，能够在第一至第三区域与基板之间施加适当的反向偏置。因而，能够提供一种保护电路，能够防止从第一至第三区域朝向基板流过的电流的发生，在使用消耗电流大的电路部的情况下也能够实现适当的保护。

在本发明的保护电路中，上述第一至第三区域可以一体形成。