[发明专利]一种加法器

权利要求书

1.一种加法器，其特征在于，包括：

按照第一串联规则进行串联而构成回路的多个一位全加器；

其中，每个全加器均包含：第一被加数的输入端、第二被加数的输入端、进位值输入端、用于输出第一被加数和第二被加数相加所得到的和值的和值输出端，以及用于输出第一被加数和第二被加数相加所产生的进位值的进位值输出端；

所述第一串联规则包括：每对相邻的全加器中，一个全加器的所述进位值输出端与另一个全加器的所述进位值输入端相连接。

2.如权利要求1所述的加法器，其特征在于，所述第一被加数的输入端连接从所述加法器的第一被加数输入引脚所输入的第一被加数的传输线，所述第二被加数的输入端连接从所述加法器的第二被加数输入引脚所输入的第二被加数的传输线。

3.如权利要求2所述的加法器，其特征在于，每个全加器的第二被加数的输入端均分别连接一个异或门的输出端；

每个所述异或门的两个输入端中的一个输入端连接从所述加法器的第二被加数输入引脚所输入的第二被加数的传输线，另一个输入端连接从所述加法器的模式选择信号引脚所输入的模式选择信号的传输线。

4.如权利要求1～3任一所述的加法器，其特征在于，所述多个一位全加器中，有一个全加器的所述进位值输出端与该全加器所相邻的另一个全加器的进位值输入端之间连接有第一特定电路；

其中，所述第一特定电路用于：使得所述多个一位全加器在所述加法器的被加数有效性控制信号引脚输入的有效性控制信号和所述加法器的时钟信号引脚输入的时钟信号的控制下进行工作。

5.如权利要求4所述的加法器，其特征在于，所述第一特定电路包括：按照第二串联规则依次串联的第一与门、第一触发器和或门；

所述第二串联规则包括：该全加器的所述进位值输出端与所述第一与门的第一输入端相连接；所述第一与门的输出端与所述第一触发器的第一输入端相连接；所述第一触发器的输出端与所述或门的第一输入端相连接；所述或门的输出端与该全加器所相邻的另一个全加器的进位值输入端相连接；

其中，所述第一与门的第二输入端连接从所述加法器的被加数有效性控制信号引脚输入的所述有效性控制信号的传输线；所述第一触发器的第二输入端连接从所述加法器的时钟信号引脚输入的所述时钟信号的传输线；所述或门的第二输入端连接有第二特定电路；

所述第二特定电路用于：使得所述多个一位全加器在特定信号的控制下工作；

其中，所述特定信号包括：从所述加法器的复位信号引脚输入的复位信号、从所述加法器的时钟信号引脚输入的时钟信号，以及从所述加法器的模式选择信号引脚所输入的模式选择信号。

6.如权利要求5所述的加法器，其特征在于，所述第二特定电路包括：按照第三串联规则依次串联的第二与门、第二触发器和第三与门；

所述第三串联规则包括：所述第一与门的第二输入端与所述第二与门的第一输出端相连接；所述第二触发器的输出端与所述第二与门的第一输入端相连接；所述第三与门的输出端与所述第二触发器的第一输入端相连接；

其中，所述第二与门的第二输入端连接所述有效性控制信号的传输线；所述第二与门的第三输入端连接所述模式选择信号的传输线；所述第二触发器的第二输入端连接所述时钟信号的传输线；所述第三与门的第一输入端连接从所述加法器的复位信号引脚输入的复位信号的传输线；所述第三与门的第二输入端连接所述有效性控制信号的传输线。