[发明专利]高电源电压抑制比无电容低压差电压调节器

说明书

技术领域

本发明关于一种无电容低压差电压调节器，特别是涉及一种高电源电压抑制比无电容低压差电压调节器。

背景技术

目前，很多诸如锁相环PLL和模数变换器ADC等越来越多的对电源参数敏感的电路对供电电源的纹波PSRR(Power Supply Rejection Ratio，电源抑制比)要求越来越高，供电电源普遍采用无电容低压差调节器(LDO regulator)。

然而，普通无电容LDO的电源抑制比(PSRR)在中频频段一般较差。图1为现有技术中一种无电容低压差调节器的电路示意图，如图1所示，该无电容低压差调节器包括误差放大器10、PMOS管MP1、补偿电容Cc、分压电阻R1、R2以及负载电容CL(负载电容可以为0)，误差放大器10接电源电压，其负输入端接参考电压Vref，输出端接PMOS管MP1栅极及补偿电容Cc，PMOS管MP1源极接电源电压，漏极接补偿电容Cc另一端，并通过串联的电阻R1、R2接地，同时输出Vout，负载电容接于PMOS管MP1漏极输出的Vout上，电阻R1、R2的中间节点接于误差放大器10的正输入端，电阻R1、R2形成电阻网络对输出电压进行采样。

在现有技术的无电容低压差电压调节器(LDO)中，输出级会引入一个密勒(Miller)补偿电容Cc来实现LDO的稳定性，因为输出级的输出VOUT对电源VDD的交流AC增益gain＝1，密勒电容Cc的引入会恶化LDO中频段的电源抑制比PSRR。

发明内容

为克服上述现有技术存在的问题，本发明的主要目的在于提供一种高电源电压抑制比无电容低压差电压调节器，其通过在误差放大器和输出级间引入一个输出VOUT对电源的交流AC增益gain＝-1的放大器来抵消输出级的负面影响，从而获得理想的高电源电压抑制比。

为达上述及其它目的，本发明提供一种高电源电压抑制比无电容低压差调节器，包括误差放大器、输出级PMOS管、第一补偿电容、第一电阻及第二电阻，在误差放大器的电源电压和输出级之间引入一个增益为-1的信号通路以抵消输出级的负面影响，从而获得高电源电压抑制比。

进一步地，在误差放大器的电源电压和输出级间引入一个输出对电源电压的中频段交流AC增益为-1的放大器来抵消输出级的负面影响。

进一步地，该误差放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管以及第二补偿电容，该第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管源极均接于该电源电压，该第一PMOS管栅漏相接并接于该第三PMOS管栅极与该第一NMOS管漏极，该第二PMOS管栅漏相接并接于该第四PMOS管栅极及该第二NMOS管漏极，该第三PMOS管漏极接栅漏相连的该第三NMOS管的漏极，该第三NMOS管栅极接该第四NMOS管栅极，源极接地，该第四PMOS管漏极接该第一补偿电容、该输出级PMOS管栅极及该第四NMOS管漏极，该第四NMOS管源极接地，该第二补偿电容一端接于该第四PMOS管栅极，另一端接参考电压，该第一NMOS管栅极接参考电压，源极与该第二NMOS管的源极通过电流源接地，该第二NMOS管栅极接该第一电阻与该第二电阻的中间节点。

进一步地，该误差放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管以及一电容，该第一PMOS管与该第二PMOS管源极接该电源电压，该第一PMOS管栅漏相连，并接于该第二PMOS管栅极及通过该电容接参考电压，该第一PMOS管漏极接该第三NMOS管漏极，该第三NMOS管与该第四NMOS管共栅极并接偏置电压，该第二PMOS管漏极接该第四NMOS管漏极及该输出级PMOS管栅极，该第三NMOS管源极接该第二NMOS管漏极，该第四NMOS管源极接该第一NMOS管漏极，并接于该第一补偿电容，该第一NMOS管栅极接参考电压，源极与该第二NMOS管源极通过电流源接地，该第二NMOS管栅极接该第一电阻与该第二电阻的中间节点。

与现有技术相比，本发明一种高电源电压抑制比无电容低压差电压调节器，其通过在误差放大器和输出级间引入一个输出VOUT对电源的交流AC增益gain＝-1的放大器来抵消输出级的负面影响，从而获得理想的高电源电压抑制比PSRR。

附图说明

图1为现有技术中一种无电容低压差调节器的电路示意图；

图2为本发明一种高电源电压抑制比无电容低压差调节器的电路示意图；