[发明专利]一种生长高介电常数电介质叠层的方法

说明书

技术领域

本发明涉及一种生长高介电常数电介质叠层的方法，可以综合利用热模式原子层沉积的无离子损伤和低界面氧化的优点，以及等离子增强模式原子层沉积的低温特点。

背景技术

现代信息产业的发展是以微电子工业的发展为基础的，在微电子器件的性能日渐增强的同时，微电子器件的制造技术也面临重大挑战。基于硅衬底材料的半导体器件先后采用了多项革新以提升器件的工作频率、功率损耗及集成度等技术指标。但是随着器件特征尺寸按照摩尔定律不断缩小直至进入22nm工艺时代以来，二氧化硅已不能满足当前半导体器件对电介质的要求，特别是在电介质薄膜厚度、击穿特性及漏电方面的要求。同时囿于硅材料固有的电子迁移率低及等效质量大等因素，新材料如硅化锗、石墨烯等IV族材料，III-V族及II-VI族化合物半导体以比较优势被用于亚22nm的器件研究，同时更高介电常数的介电层，如铪、铝及镧等的氧化物、氮化物、氮氧化物等多元化合物，锆、钛及钽等的氧化物已被引入新材料半导体器件的制造工艺中。

原子层沉积的方法具有均匀性高、致密性好、低温生长、表面覆盖好、沉积速率低、自限制表面吸附反应及生长速度可精确控制等优点。目前原子层沉积方法已被广泛应用于生长上述高介电常数电介质。

以其生长过程中的温度要求，以及反应中是否引入等离子，原子层沉积方法可以简单区分为热模式原子层沉积和等离子增强模式原子层沉积。二者相对而言，热模式原子层沉积时反应温度较高，但不会对器件造成离子损伤，且对衬底材料的氧化较弱；等离子增强模式原子层沉积反应温度较低，但是不可避免地引入离子损伤，同时会氧化底层的衬底材料表面，这些都会导致器件的电学性能退化，同时某些高介电常数材料只能采用等离子增强模式生长。考虑到器件的界面特性，结合两种模式生长叠层高介电常数电介质是行之有效的方法。

发明内容

(一)要解决的技术问题

有鉴于此，本发明基于现有高介电常数电介质的工艺要求，针对原子层沉积单一生长模式的不足，综合利用两种模式提供了一种生长高介电常数电介质叠层的方法。

(二)技术方案

为达到上述目的，本发明提供了一种生长高介电常数电介质叠层的方法，包括：采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质；采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。

上述方案中，所述衬底是IV族材料、III-V族化合物半导体材料或II-VI族化合物半导体材料。

上述方案中，所述采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质的步骤中，反应腔真空度为0.5mbar至4mbar，反应腔温度为200℃至450℃，热源温度为25℃至300℃，液态源温度为15℃至25℃，气体脉冲时长为10毫秒至10秒。

上述方案中，所述采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质的步骤中，第一层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物，或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。

上述方案中，所述采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质的步骤中，反应腔真空度为0.5mbar至4mbar，反应腔温度为150℃至300℃，，热源温度为15℃至300℃，气体脉冲时长为10毫秒至10秒，射频功率为5W至500W。

上述方案中，所述采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质的步骤中，第二层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物，或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。

(三)有益效果

本发明提供的生长高介电常数电介质叠层的方法，利用复合模式原子层沉积的叠层高介电常数电介质，相对于单一模式沉积得到的高介电常数电介质，既避免了衬底表面的离子损伤和界面氧化，又可以避免将器件长时间置于高温反应腔中引起电学性能退化，同时具有表面台阶覆盖好，薄膜厚度可精确控制等优点，并与传统的硅基半导体工艺兼容。

附图说明

图1是本发明提供的生长高介电常数电介质叠层的方法流程图；

图2至图7是依照本发明实施例生长高介电常数电介质叠层的工艺流程图；其中：

图2是清洗后备用的衬底材料；

图3是在衬底上热模式原子层沉积第一层高介电常数电介质；

图4是在衬底上等离子增强模式原子层沉积第二层高介电常数电介质；