[发明专利]一种噪声处理方法及噪声处理后的电路有效

专利信息
申请号: 201310220396.6 申请日: 2013-06-04
公开(公告)号: CN103338007A 公开(公告)日: 2013-10-02
发明(设计)人: 李长征 申请(专利权)人: 上海华力创通半导体有限公司
主分类号: H03B29/00 分类号: H03B29/00
代理公司: 上海晨皓知识产权代理事务所(普通合伙) 31260 代理人: 成丽杰
地址: 201105 上海市青浦区*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 噪声 处理 方法 电路
【说明书】:

技术领域

发明涉及电子领域,特别涉及一种噪声处理方法及噪声处理后的电路。

背景技术

目前,对于噪声违规的电路,传统的解决方案为:移除受干扰走线上不能满足电压门限要求的走线部分的平行施扰走线,以达到电压门限要求。

具体而言,图1所示为多路径噪声违规电路的示意图。图2所示为采用传统方案进行噪声处理后的电路的示意图。请一并参考图1及图2。其中,图中每条线表示一条走线,交叉的表示两条走线。

如图1所示,多路径噪声违规电路包括两条受扰走线(即,走线e及走线f)以及五条施扰走线(即,走线a、走线b、走线c、走线d及走线g)。其中,走线e及走线f存在电压违规。具体而言,走线a、走线b、走线c、走线d及走线g干扰了走线e及走线f的电压,从而造成一定的电压波动,即噪声电压。现有传统的解决方案是将施扰走线隔离走线e及走线f,移动走线a、走线b及走线g。采用传统方案进行噪声处理后的电路如图2所示,经噪声处理后的电路包括受扰走线(即,走线e及走线f)以及施扰走线(即,走线c及走线d)。如此,在经过噪声处理后,走线e及走线f均满足噪声电压门限的要求。

然而,在上述传统方案中,由于独立地在每个噪声违规走线下均进行走线优化,减少走线资源,因此,需要改动电路中比较多的布线资源,造成自动绕线收敛叠代次数比较多,后续验证流程比较长,即,存在浪费走线资源及收敛时间较长等问题,如此,不利于布局布线。

发明内容

本发明的目的在于提供一种噪声处理方法及噪声处理后的电路。

本发明通过这样的技术方案解决上述的技术问题:一种噪声处理后的电路包括至少两条受扰走线及至少一条施扰走线,至少三条走线之间不存在两条以上的平行走线,施扰走线与受扰走线存在平行部分,受扰走线之间存在公共平行部分,且公共平行部分之间的间隔大于或等于最小走线间距的两倍与走线宽度的和值。

本发明还通过这样的技术方案解决上述的技术问题:一种噪声处理方法包括以下步骤:若至少两条受扰走线与施扰走线平行,且平行的施扰走线位于所述受扰走线之间,则移除平行的施扰走线,以获得处理后的电路。其中,处理后的电路包括至少两条受扰走线及至少一条施扰走线,施扰走线与受扰走线存在平行部分,受扰走线之间存在公共平行部分,且公共平行部分之间的间隔大于或等于最小走线间距的两倍与走线宽度的和值。

本发明具有以下优点:针对噪声违规电路的受扰走线的公共平行施扰走线进行优化,以满足各走线噪声电压门限要求,从而尽量不改动电路中其他非公共路径的布线资源。由于减少了需要优化的走线资源,同时对多路径噪声走线进行优化,即采用优化一条走线路径,达到同时改善多条走线噪声的效果,有效提高了走线的优化效率。如此,节省了走线资源,还节省了功耗,节约了成本,更加有利于布局布线,亦更好地兼容了现有技术。

附图说明

图1所示为多路径噪声违规电路的示意图;

图2所示为采用传统方案进行噪声处理后的电路的示意图;

图3所示为根据本发明较佳实施例提供的噪声处理后的电路的示意图。

具体实施方式

本发明较佳实施例提供一种噪声处理方法及噪声处理后的电路。本发明较佳实施例提供的噪声处理方法,包括以下步骤:若至少两条受扰走线与施扰走线平行,且平行的所述施扰走线位于所述受扰走线之间,则移除平行的所述施扰走线,以获得处理后的电路。其中,处理后的电路包括至少两条受扰走线及至少一条施扰走线,所述施扰走线与所述受扰走线存在平行部分,所述受扰走线之间存在公共平行部分,且所述公共平行部分之间的间隔大于或等于最小走线间距的两倍与走线宽度的和值。

图3所示为根据本发明较佳实施例提供的噪声处理后的电路的示意图。其中,图中每条线表示一条走线,交叉的表示两条走线。以下根据图3详细说明本发明较佳实施例提供的噪声处理方法及噪声处理后的电路。于此,根据本发明较佳实施例提供的噪声处理方法对图1所示的多路径噪声违规电路进行处理后获得如图3所示的电路。

具体而言,如图3所示,噪声处理后的电路包括两条受扰走线(即,走线e及走线f)以及四条施扰走线(即,走线a、走线c、走线d及走线g)。其中,走线a及走线g分别与走线f存在平行部分,走线c及走线d分别与走线e存在平行部分。而且,没有位于走线e及走线f之间且同时平行于走线e及走线f的平行受扰走线,另外,走线e、走线f、走线a、走线c、走线d及走线g之间不存在两条以上的平行走线。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力创通半导体有限公司,未经上海华力创通半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310220396.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top