[发明专利]flash抗编程串扰的优化方法

说明书

技术领域

本发明涉及一种flash页面架构的优化设计，属于flash芯片抗编程串扰技术领域，尤其涉及一种flash抗编程串扰的优化方法。

背景技术

Flash做编程写操作时，由于在一个页面里，多根字线（WL，Word Line）共用1根源线（SL，Source Line），从而使与这多根字线相连的所有字节都会受到源线高压（10.5V）的作用。这样就导致未被选中的字节受到编程串扰。

由于处于不同位置的字节在编程操作时受到来自各处的电压的影响不尽相同，编程串扰主要是因为未被选中的字线上的字节经受到反向隧穿的影响。与同一源线相连的多根字线里，未被选中的字线上的字节受到的编程串扰次数会被累加。所以字线根数和字线字节长度直接决定了反向隧穿编程串扰的严重程度。在每个页面里，未被选中的字线上的字节中最差的字节受到编程串扰次数最多，将导致该最差的字节失效，其中，最差的字节遭受到的编程串扰主要来源于不共用字线的那些字节，编程串扰的机理主要是反向隧穿编程串扰，如图1（a、b、c）所示。

Flash有两种页面架构：64字节/页，512字节/页。其中512字节的页面平行分成4根字线的长度，共用一根源线。每根字线上有128个字节，按页面做编程操作时存在很大的编程串扰风险，如图2所示。尤其是现今很多产品应用都要求芯片背面减薄到小于100微米的厚度，后段封装减薄工艺会消耗flash抗编程串扰的安全余量，flash芯片抗编程串扰能力会有很大程度的削弱，因而页面的大小会严重影响到产品的最终良率。

中国发明专利（公开号：CN101471136）公开了防止EEPROM编程串扰的电路，包括：EEPROM存储单元中的相邻的位A和位B，还公开了利用上述电路防止EEPROM编程串扰的方法，在对位B的擦除开始之前，在与位A的编程/擦除节点(a)相连的位置(c)处加上一个大于所述第一存储单元管(M3)的负阈值绝对值的电压(Vx)；可以应用于EEPROM的编程/擦除中。

中国发明专利申请（公开号：CN101958143A）一种消除只读存储器位线间耦合串扰的方法和结构，采用全位线钳位结构和时分位线钳位屏蔽结构并配合相关时序彻底地消除了会造成误码的位线间耦合串扰，提高了电路的可靠性，适用于任何需要低功耗、大容量只读数据存储、或奇异存储阵列结构的应用中。

上述两专利虽然也公开了防编程串扰的方法，但其应用领域和本发明不同，采用的技术手段也不同，也无法解决本发明的上述技术问题。

发明内容

针对上述存在的问题，本发明公开一种flash抗编程串扰的优化方法，以克服现有技术中后段封装减薄工艺对flash抗编程串扰的安全余量的消耗问题，改善了flash芯片最终的产品良率。

为了实现上述目的，本发明采用如下技术方案：

一种flash抗编程串扰的优化方法，应用于一优化页面的设计工艺中，其特征在于，采用如下步骤：提供一样本页面架构，该样本页面架构包括若干个样本页面，每个所述样本页面均包括一根源线和与该源线相连的多根字线；对所述样本页面架构内的所有样本页面进行取样，统计每个取样样本页面内最差字节的编程串扰失效的最小串扰次数；设定所述优化页面内最差字节编程串扰的累计次数小于所述最小串扰次数，并根据所述最小串扰次数计算字线根数、每根字线字节长度，得到一系列字线取值；根据所述一系列字线取值，为每个优化页面选取字线根数，并设定每根字线字节长度，形成优化页面；其中，所述样本页面内最差字节为样本页面内最容易遭受编程串扰失效的字节，所述优化页面内最差字节为优化页面内最容易遭受编程串扰失效的字节。

上述的flash抗编程串扰的优化方法，其中，所述最小串扰次数为同一样本页面中不共用字线的每个字节对该样本页面内最差字节编程串扰，以致该样本页面内最差字节失效的串扰次数的最小值。

上述的flash抗编程串扰的优化方法，其中，所述累计次数为设定的同一优化页面中不共用字线的每个字节对该优化页面内最差字节累计的编程串扰、且该优化页面内最差字节不失效的次数。

上述的flash抗编程串扰的优化方法，其中，所述优化页面内最差字节编程串扰的累计次数小于所述最小串扰次数的设定方法为：设定字线根数减一后与每根字线字节长度的数值乘积小于最小串扰次数的数值。

上述的flash抗编程串扰的优化方法，其中，所述最小串扰次数为300次。

上述的flash抗编程串扰的优化方法，其中，所述字线根数为2根或4根。