[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。

背景技术

随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。

现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的层间介质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极，所述层间介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成高K栅介质层和金属层，所述金属层填充满沟槽，作为晶体管的金属栅极。

由于集成电路中，不同的器件的工作电压不同，需要形成不同厚度的栅介质层，栅介质层厚度较薄的高K金属栅极晶体管一般被应用于集成电路中的工作电压较低的核心器件中，例如逻辑器件中；而栅介质层厚度较厚的多晶硅栅极晶体管一般被应用于工作电压较高的外围电路中，例如输入/输出器件。

现有技术通常会分别采用“后栅”工艺形成栅介质层较薄的高K金属栅极晶体管，采用“前栅”工艺形成栅介质层较厚的多晶硅栅极晶体管，形成工艺较为复杂，并且采用“后栅”工艺形成的晶体管的性能不够稳定。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，简化工艺步骤，提高形成的晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述半导体衬底表面形成伪栅介质材料层；在第一区域的伪栅介质材料层表面形成伪栅极，在第二区域的伪栅介质材料层表面形成第二栅极；以所述伪栅极和第二栅极为掩膜，刻蚀所述伪栅介质材料层，形成位于伪栅极下方的伪栅介质层和位于第二栅极下方的第二栅介质层；在所述伪栅极两侧的半导体衬底的第一区域内形成第一源/漏区，在所述第二栅极两侧的半导体衬底的第二区域内形成第二源/漏区；在所述半导体衬底表面形成层间介质层，所述层间介质层的表面与伪栅极表面齐平；去除伪栅极和伪栅介质层，形成凹槽，去除所述伪栅介质层的方法包括采用干法刻蚀工艺去除部分厚度的伪栅介质层，再采用湿法刻蚀工艺去除剩余的伪栅介质层；在所述凹槽内形成第一栅极结构。

可选的，采用干法刻蚀工艺去除伪栅介质层厚度的70%～90%。

可选的，所述湿法刻蚀工艺采用的溶液为HF溶液。

可选的，所述伪栅介质材料层的厚度大于3nm。

可选的，所述伪栅介质材料层的材料为氧化硅或氮氧化硅。

可选的，去除所述伪栅极的方法包括采用干法刻蚀工艺去除部分厚度的伪栅极，再采用湿法刻蚀工艺去除剩余的伪栅极。

可选的，采用干法刻蚀工艺去除伪栅极厚度的70%～80%。

可选的，所述伪栅极的材料为多晶硅，所述第二栅极的材料为多晶硅。

可选的，形成所述伪栅极和第二栅极的方法包括：在所述伪栅介质材料层表面形成多晶硅层，在所述多晶硅层表面形成第一掩膜层，以所述第一掩膜层为掩膜刻蚀所述多晶硅层，形成伪栅极和第二栅极，去除所述第一掩膜层。

可选的，还包括，在形成凹槽之前，在所述第二区域的层间介质层表面形成第二掩膜层，所述第二掩膜层覆盖第二栅极。

可选的，所述第二掩膜层的材料为光刻胶。

可选的，形成所述第一栅极结构的方法包括：在所述凹槽内依次形成界面层、第一栅介质层和第一栅极。

可选的，形成所述第一栅极结构的方法包括：在所述凹槽内依次形成界面层、第一栅介质层、功函数层和第一栅极。

可选的，采用化学气相沉积、原子层沉积或氧化工艺形成所述界面层。

可选的，所述界面层的材料为氧化硅。

可选的，所述第一栅介质层的厚度小于第二栅介质层的厚度。

可选的，所述第一栅介质层的材料为HfO₂、La₂O₃、HfSiON、ZrO2、Al₂O₃、HfSiO₄、HfAlO₂中的一种或多种。