[发明专利]一种电能监测DSP控制系统

权利要求书

1.一种电能监测DSP控制系统，其特征在于：该系统包括硬件接口与底层驱动、DSP控制架构、实时测量设计、数据通讯和系统纠错处理，所述DSP软件架构包括初始化模块(在main()函数中进行初始化，即DSP/BIOS内核启动之前完成初始化)、AD采样模块、双口RAM模块、实时监测模块、闪变测量模块、骤升骤降中断监测模块、暂态捕捉模块、高速记录模块和波形记录模块； 

DSP系统架构中用到三个硬件中断，即两个AD采样EOC信号经EMDA触发的中断和频率测量中断，设定AD的中断优先级小于频率测量中断，AD采样是通过EDMA实现PING-PONG方式采样，即每半周波触发一次CPU中断，使得AD采样与DSP处理单元并行工作； 

DSP/BIOS支持16个硬件中断优先级，E80的DSP使用了一个软件中断，即相对时间调度中断，其由AD采样硬件中断触发，软件中断任务是抢断式的，即高优先级的任务可以抢断低优先级的任务，而硬件中断不可抢断，所以硬件中断和软件中断需要成对出现的。 

2.根据权利要求1所述的能监测DSP控制系统，其特征在于：所述实时测量还包括时间基准采样和频率偏差，UNIX时间+毫秒范围2000.00.0000:00:00到2099.12.31：23.59.59)，PPC实时更新时间，并将时间(UNIX时间+毫秒)放到双口RAM中，供DSP读取； 

频率计算，输入量为三相电压信号，输出系统频率、AD采样控制信号，通过将三相电压信号引入FPGA进行处理，让其输出一路的方波和N次方(N＝单周波采样点数)倍频率的方波，过零检测环节将三相电压正弦信号转换为同相位的方波，FPGA将三相方波信号通过逻辑或的方式转换为同频率的一路方波，将方波信号引入GPIO(GP2P12)触发中断，并控制定时器的计数，实现频率的测 量； 

采样控制，FPGA输出频率为逻辑或输出方波频率的1024倍频的方波，将所输出方波引入ADC芯片的HOLDX管教，控制AD转换的起始时刻，实现同步采样，通过绝对时间线程，判断是否到1s、3s、10s和可设置的实时时间进行标记，并启动计算流程，计算流程根据计算标记启动相应时间间隔的计算，每次时间间隔的计算都将由DSP计算出来的采样间隔结果传给FPGA，如果FPGA计算出来的采样间隔与DSP计算有偏差，则以DSP的计算结果为准。 

3.根据权利要求1所述的能监测DSP控制系统，其特征在于：所述实时测量设计包括的谐波、间谐波监测，输入量为10个周波采样值，输出量为5Hz分辨率分量的向量，通过子组算法计算为基波向量、间谐波向量、谐波畸变率、谐波向量、谐波畸变率、谐波相角等； 

间谐波的计算采用素因子算法，10周波的5120个采样点经过5次1024点的FFT和1024次的5点FFT，再经CRT映射得到间谐波计算的实部和虚部的结果，综合统计主要包括基波向量的提取，间谐波向量和畸变率的计算，谐波向量、相角和畸变率的计算； 

1024点的FFT采用DSP6747的FFT算法库函数，5点FFT采用5点的WFTA计算公式，电流谐波和间谐波的计算方法与电压相同。(间)谐波结果统计采用子组算法间谐波的测量可以在3s测量基础上，综合出3min、10min或2h的测量值，综合方法是取所选时间间隔内的3s测量值的均方根，即： 

4.根据权利要求1所述的能监测DSP控制系统，其特征在于：所述实时测量设计包含电压偏差和电压波动，电压偏差输入量为10cycle电压 RMS，输出量为电压偏差Uminus、Uplus，电压偏差为电压RMS偏离标称电压的幅度占标称电压的百分比，包括电压正偏差Uminus和电压负偏差Uplus，正负电压偏差都取绝对值结果，其输出包括相电压和线电压的偏差，所以电压偏差的输出数据个数取决于接线方式； 

电压波动计算，电压波动值为电压均方根值的两个极值U_max和U_minUmin之差ΔU，常以额定电压U_nom的百分数表示其相对百分值，即， 

输入量为半周波的RMS，输出量为波动最大值、最小值和平均值。