[发明专利]图形处理单元中的缓存索引映射方法及装置

说明书

技术领域

本发明涉及计算机图形处理单元(GPU)中的缓存设计，且更具体地说，涉及用于提高图形处理单元缓存数据命中率的索引映射技术及硬件实现方法。

背景技术

图形处理单元(GPU)是用于处理各种二维(2D)或三维(3D)图形对象并将之显示在显示器上的专门硬件装置。所述图形对象由多个图形基元构成，图形基元的种类有点、线条、三角形及多边形等。每个基元通过一个或一个以上的顶点确定，例如，一个顶点确定一个点，两个顶点确定一条直线，三个顶点确定一个三角形。每个顶点会与空间坐标(X，Y，Z，W)、色彩(R，G，B，A)、纹理坐标(U，V)以及其它属性数据相关联。因此，图形处理单元(GPU)需要频繁地大量访问外部存储器，例如，保存深度/模板数据的深度/模板缓冲区、保存颜色数据的颜色缓冲区、保存纹理数据的纹理缓冲区等。为了提高图形处理单元(GPU)访问外部存储器的速度，现代图形处理单元往往采用DDR4及DDR5等高速存储器来保存图形数据。这类存储器在访问地址连续的情况下可以提供很高的读写性能，但是，但当访问地址不连续时，频繁的预充电(Precharge)操作则会大大降低整体的读写效率。而高显示精度的图形对象往往由大量的微细图形基元构成，使得图形处理单元易产生大量不连续的较短访问长度的读写操作，从而导致访问外部存储器的地址连续性大大降低。这种矛盾已经成为制约图形处理单元实际性能的瓶颈问题。为了解决这个问题，越来越多的图形处理单元借鉴CPU的做法，在需要访问外部存储器的模块引进缓存(Cache)设计，例如，在深度/模板测试单元增加深度/模板数据缓存，在后处理器增加色彩数据缓存，在纹理映射引擎增加纹理数据缓存等等。一方面，相同屏幕坐标或纹理坐标对应的数据可能会被多次访问，这部分数据如果能够被保存在缓存中，并被访问命中(Hit)，可以有效降低访问外部存储器的次数；另一方面，缓存总是一次性更新多个字的连续地址的数据(例如，8个字或16个字)，这有助于减少外部存储器预充电的次数。

但是，如果将传统缓存技术照搬到图形处理单元(GPU)的缓存设计中，上述数据访问效率低下的问题并不能被很好地被解决。以下结合图例进行具体阐述。图1为传统的为CPU设计的数据缓存(Cache)结构示意图。缓存(Cache)内部的存储器由数据存储器102(DataRAM)和标志存储器101(TagRAM)构成。所要访问的数据以行(Line)为单位保存在数据存储器102(DataRAM)中，1行对应外部存储器中一段连续的数据块，例如，连续的32个字节。多个行组成一个Cache Bank，也叫做路(Way)，1个Way往往保存在一个单独的数据存储器102中。根据Way的数量数据缓存可以分为直接映射缓存(Direct-Mapped Cache)、组相联缓存(Set-Associative Cache，图2)和全相联缓存(Full-Associative Cache)。直接映射缓存只有一个Way，组相联缓存和全相联缓存有多个Way，但全相联缓存的每个Way只有一个行。标志存储器101(TagRAM)被用来保存数据存储器102中每行数据所对应的标志、有效位(Valid)、更改标志(Dirty)及可表示各Way最近被访问顺序的标记(LRU)。

当图形处理单元需要读写与像素相关数据时，所需访问数据的地址由公式

A＝BaseAddress+(Y_i*X_stride+X_i)*BPP

计算产生，其中，A为所需访问数据的地址，BaseAddress为所需访问缓冲区的起始地址，(X_i，Y_i)为对应像素坐标，X_stride为X方向解像度，BPP为每个像素数据对应的字节数。

计算出的数据地址100被分为4个部分：t位的标志(Tag)、l位的行号、w位的字位移以及b位的字节位移。其中标志(Tag)被用来与保存在标志存储器(TagRAM)101的现有标志进行比较以确定是否命中；行号表示目的数据所属行在数据存储器(DataRAM)中的地址；字位移表示所要访问的数据字在行内的位置，1个缓存行包含2^W个字；字节位移表示要访问的数据字节在字内的位置，由于实际的数据读写往往以字为单位，所以字节位移部分则被忽略。