[发明专利]低压差线性稳压器的输出动态调节电路

说明书

技术领域

本发明属于电源管理技术领域，具体涉及一种低压差线性稳压器LDO的输出动态调节电路及其控制电路的结构和版图设计。

背景技术

低压差线性稳压器101（以下简称LDO）具有成本低、输出噪声小、电路简单、占用芯片面积小等优点，在SoC（片上系统）芯片中得到广泛的应用， LDO根据向其输入的VDD1来产生供给数字电路102的电源VDD2，如图1所示。

LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。现有典型的LDO如图2所示，具体包括：输出管MP1，误差放大器OA、电阻反馈网络。其基本工作原理是：电阻反馈网络产生反馈电压，误差放大器OA将反馈电压和基准电压之间的误差放大，再经调整管放大输出，由此形成负反馈，将反馈电压钳制在基准电压的电位Vref上，进而将输出电压钳制在需要的电位上。由于反馈电压等于Vout*R2/(R1+R2)，换算出输出电压Vout=(1+R1/R2)Vref。这样，通过简单调节R1和R2的比值，就可以得到所需的电压。图2中虚线框所示为负载电路103。

为了有较高的负载能力，一般输出管MP1的面积较大，在输出管MP1的栅极形成一个高达数十pF 的电容，同时为了减小LDO的功耗，静态工作电流很小，使得LDO的摆率SR=Ig/Cg很小，其中，Cg为输出管栅极等效电容，Ig为栅极冲放电电流，从而MP1管的栅极电压变化比较缓慢，导致MP1管的漏极电流也随之变化缓慢，在输出电流跳变时，输出电压需要较长的恢复稳定时间，并会产生高的电压尖峰。

同时，随着SoC芯片功耗的增加，SoC芯片的设计中采用了多项功耗控制技术，包括将芯片划分为多个电压域，在芯片某一功能模块无需工作时将其电源切断以节省功耗，这使得LDO的负载会发生快速的动态变化。在某些情况下，甚至LDO的全部负载都无需工作时，需要将LDO的全部输出都予以切断以最大程度的节省功耗，典型的电路如图3所示。当MP2导通时，MP1的栅极被强制拉高到VDD1进而导致MP1关断。由于芯片的动态功耗管理通常在数字电路中完成，数字电路工作在VDD2电压域， VDD2由LDO输出但LDO工作在VDD1电压域。数字电路的控制信号需要通过电平转换电路（Level Shift）从VDD2电压域的信号转换为VDD1电压域的信号PDB再来控制MP2的栅极。

由于MP1很大，通常用多指（Multi-finger）MOS晶体管电路实现。因为MP1的总栅极电容很大，使得MP2在关断/导通MP1时需要较长的时间，尤其是MP1中离MP2输出较远的MOS晶体管，从MP2的输出到其栅极中有较大的寄生电阻和电容导致其关断/导通有较大的延时。在MP2导通时，其本来的功能是将MP1的栅极A点电位等于VDD1的电位而将MP1关断。然而，由于上述原因，A点电位等于VDD1电位有较大延时。即，VDD1在t1时的电位要在t2时才能到达MP1的栅极，而且到达MP1不同Finger的栅极的时间也有不同。这样，在电源VDD1上有高频噪声时，如，在t0时VDD1的电压是V0，在t1时由于噪声的影响，VDD1的电压是V0+Vnoise，而在t1时，由于延迟的原因，MP1栅极上的电压仍然是V0而其源极电压是V0+Vnoise，这样，其栅源之间就有Vnoise的压差，导致MP1无法完全关断进而造成较大的漏电流。

由于MP1很大，在高频噪声较大时，能够造成较大的漏电流，严重时使得在关断LDO的输出时其输出VDD2离零电位较远，甚至造成电平转换电路的输出不正常并进一步导致LDO无法完全关断。

因此，为了克服上文所述LDO输出电压需要较长的恢复稳定时间，并会产生高的电压尖峰问题。很多研究者做了大量研究并提出了一些解决方案。然而，这些解决方案全都集中在通过各种手段来增强LDO输出管的栅极电流以减轻该问题。其基本原理还是在负载改变后利用负反馈回路来改变LDO输出管的输出电流。这种在负载改变后才进行的调整本身就是被动式的，无法完全消除负载改变和LDO输出改变之间的延时而只是减小该延时，从而无法消除该延时导致的电压尖峰。另外，这需要额外的模拟电路，增加了功耗。

发明内容