[发明专利]一种在飞控计算机内实现晶振双冗余的方法

权利要求书

1.一种在飞控计算机内实现晶振双冗余的方法，其特征在于包括步骤如下：

（1）将双晶振输出的时钟信号接入FPGA，FPGA包括晶振时钟互检测模块、时钟切换模块和复位模块，利用FPGA晶振时钟互检测模块实现双晶振的频率互检测；

（2）如果双晶振都工作正常，则FPGA将其中一路晶振接入DSP为DSP提供时钟信号，另一路晶振接入FPGA为FPGA提供时钟信号；如果接入DSP的晶振突然停振进入步骤（3）；如果接入FPGA的晶振突然停振进入步骤（4）；

（3）FPGA晶振时钟互检测模块输出报警信号到FPGA时钟切换模块进行时钟信号的切换，接入FPGA的时钟信号经FPGA内锁相环(PLL)变频为与停振晶振相同频率的时钟信号供给DSP使用，并通过复位模块复位DSP和FPGA其余工作模块，同时接入FPGA的时钟信号继续为FPGA提供时钟；

（4）FPGA晶振时钟互检测模块输出报警信号到FPGA时钟切换模块进行时钟信号的切换，接入DSP的时钟信号经FPGA内锁相环(PLL)变频为与停振晶振相同频率的时钟信号供给FPGA使用，并通过复位模块复位DSP和FPGA其余工作模块，同时接入DSP的时钟信号继续为DSP提供时钟。

2.根据权利要求1所述的一种在飞控计算机内实现晶振双冗余的方法，其特征在于：所述步骤（1）中的FPGA晶振时钟互检测模块包括分频模块、两个频率判别模块和报警判别模块，分频模块将双晶振时钟信号分频为低频时钟和高频时钟信号，在频率判别模块内通过用低频时钟作定时信号对高频时钟进行计数来实现双晶振之间的互检测，报警判别模块根据频率判别模块结果，在某一晶振停振时输出相应晶振停振的报警信号。

3.根据权利要求1所述的一种在飞控计算机内实现晶振双冗余的方法，其特征在于：所述步骤（3）和（4）中的复位模块在未断电情况下复位DSP和FPGA其余工作模块，配合切换后的时钟使飞控计算机重新恢复工作，在双晶振都正常工作时，复位模块不起作用。