[发明专利]混频开关电路及混频器

权利要求书

1.一种混频开关电路，其特征是，包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管，其中NMOS晶体管一同PMOS晶体管一组成第一对晶体管，NMOS晶体管二同PMOS晶体管二组成第二对晶体管，NMOS晶体管三同PMOS晶体管三组成第三对晶体管，NMOS晶体管四同PMOS晶体管四组成第四对晶体管；

一对差分输入信号V_IN+和V_IN-，V_IN+连接第一对晶体管和第二对晶体管的共漏极，.V_IN-连接第三对晶体管和第四对晶体管的共漏极；第一对晶体管和第三对晶体管的共源极输出V_MID+，第二对晶体管和第四对晶体管的共源极输出V_MID-，V_MID+同V_MID-为一对差分中间信号；本振信号V_LO+和V_LO-为一对差分信号，同一对晶体管的一个晶体管栅极接V_LO+，另一个晶体管栅极接V_LO-；所有NMOS晶体管的栅极具有NMOS偏置电压，所有PMOS晶体管的栅极具有PMOS偏置电压，并且NMOS偏置电压与PMOS偏置电压不同。

2.根据权利要求1所述的混频开关电路，其特征是，各个晶体管的栅极所施加的本振信号与偏置电压的组合使得各个晶体管均工作在亚阈状态。

3.根据权利要求1所述的混频开关电路，其特征是，各个晶体管的跨导相同。

4.根据权利要求1所述的混频开关电路，其特征是，所述NMOS偏置电压由一电路产生，其具体结构为：工作电压通过电阻连接多条并联支路后接地，在该电阻与多条并联支路之间作为输出端，输出NMOS偏置电压；每条并联支路均为一个电阻和一个NMOS晶体管的串联，每条并联支路中的NMOS晶体管是相同的，但每条并联支路中的电阻的阻值各不相同；通过对并联支路是否导通的选择，输出零或各种不同电压值的NMOS偏置电压；所述PMOS偏置电压的产生电路与NMOS偏置电压的产生电路相同。

5.一种混频器，其特征是，包括两个混频开关电路和四个电流电压转换器；一对差分输入信号经过混频开关电路一下变频为一对差分I路中间信号，该对差分输入信号经过混频开关电路二下变频为一对差分Q路中间信号；所述Q路中间信号与I路中间信号正交；一对差分Q路中间信号各自经过一个电流电压转换器以输出一对差分I路输出信号，一对差分I路中间信号各自经过一个电流电压转换器以输出一对差分Q路输出信号；所述Q路输出信号与I路输出信号正交；

每一个混频开关电路包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管，其中NMOS晶体管一同PMOS晶体管一组成第一对晶体管，NMOS晶体管二同PMOS晶体管二组成第二对晶体管，NMOS晶体管三同PMOS晶体管三组成第三对晶体管，NMOS晶体管四同PMOS晶体管四组成第四对晶体管；

一对差分输入信号V_IN+和V_IN-，V_IN+连接第一对晶体管和第二对晶体管的共漏极，.V_IN-连接第三对晶体管和第四对晶体管的共漏极；第一对晶体管和第三对晶体管的共源极输出V_MID+，第二对晶体管和第四对晶体管的共源极输出V_MID-，V_MID+同V_MID-为一对差分中间信号；本振信号V_LO+和V_LO-为一对差分信号，同一对晶体管的一个晶体管栅极接V_LO+，另一个晶体管栅极接V_LO-；所有NMOS晶体管的栅极具有NMOS偏置电压，所有PMOS晶体管的栅极具有PMOS偏置电压，并且NMOS偏置电压与PMOS偏置电压不同；

所述电流电压转换器包括一对共栅极且共漏极的NMOS晶体管和PMOS晶体管；一电阻和一电容并联在共栅极和共漏极之间；在NMOS晶体管的源极和漏极之间连接有电容；中间信号从共栅极输入，输出信号从共漏极输出。

6.根据权利要求5所述的混频器，其特征是，将所述混频开关电路一中的一对差分本振信号称为本振信号一、本振信号三；将所述混频开关电路二中的一对差分本振信号称为本振信号二、本振信号四；则所述本振信号一、本振信号二、本振信号三、本振信号四构成了四相正交时钟信号；所述本振信号二与本振信号一的相位差是90度，本振信号三与本振信号二的相位差是90度，本振信号四与本振信号三的相位差是90度，本振信号一与本振信号四的相位差是90度。