[发明专利]高电子迁移率晶体管及其制造方法

权利要求书

1.一种半导体结构，包括：

第一III-V化合物层；

第二III-V化合物层，设置在所述第一III-V化合物层上并与所述第一III-V化合物层在成分上不同，其中，所述第一III-V化合物层与所述第二III-V化合物层之间设有载流子沟道；

源极部件和漏极部件，设置在所述第二III-V化合物层上；

栅电极，设置在所述源极部件与所述漏极部件之间的所述第二III-V化合物层的上方；

第三III-V化合物层，设置在所述第二III-V化合物层上方，其中，所述第二III-V化合物层与所述第三III-V化合物层之间设有扩散势垒层；以及

栅极介电层，设置在所述第二III-V化合物层的一部分上方同时设置在所述第三III-V化合物层的整个顶面上方，其中，对设置在所述第二III-V化合物层的所述一部分上方的所述栅极介电层进行氟处理，

其中，所述扩散势垒层中形成的极化感应场的方向与所述第二III-V化合物层中场的方向相反。

2.根据权利要求1所述的半导体结构，其中，位于所述栅电极下方的所述载流子沟道包括耗尽区。

3.根据权利要求1所述的半导体结构，其中，所述栅极介电层的厚度在3nm至20nm的范围内。

4.根据权利要求1所述的半导体结构，其中，所述栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。

5.根据权利要求1所述的半导体结构，其中，所述第三III-V化合物层的宽度小于所述栅电极的宽度。

6.根据权利要求1所述的半导体结构，其中，所述栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。

7.根据权利要求1所述的半导体结构，还包括介电覆盖层，所述介电覆盖层位于所述栅极介电层下方并位于所述第二III-V化合物层上方。

8.根据权利要求1所述的半导体结构，其中，所述源极部件和所述漏极部件中均不包括Au但包括Al、Ti或Cu。

9.一种半导体结构，包括：

氮化镓GaN层，设置在衬底上；

氮化铝镓AlGaN层，设置在所述GaN层上，所述AlGaN层中嵌有氟区；

氮化铟镓InGaN层，设置在所述AlGaN层上；

P型GaN层，设置在所述InGaN层上；

源极部件和漏极部件，彼此间隔并设置在所述AlGaN层上；

栅电极，设置在所述源极部件和漏极部件之间的所述AlGaN层上方；以及

栅极介电层的一部分，设置在所述AlGaN层的一部分上方，其中对所述栅极介电层的所述一部分进行氟处理，

其中，所述氮化铟镓InGaN层中形成的极化感应场的方向与所述氮化铝镓AlGaN层中场的方向相反。

10.根据权利要求9述的半导体结构，其中，在所述GaN层与所述AlGaN层之间设有载流子沟道，所述载流子沟道包括位于所述栅电极下方的耗尽区。

11.根据权利要求9所述的半导体结构，其中，所述栅极介电层的厚度在3nm至20nm之间。

12.根据权利要求9所述的半导体结构，其中，所述栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。

13.根据权利要求9所述的半导体结构，其中，所述源极部件和所述漏极部件均不包括Au但包括Al、Ti或Cu。

14.根据权利要求9所述的半导体结构，其中，所述栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。

15.一种形成半导体结构的方法，所述方法包括：

在第一III-V化合物层上外延生长第二III-V化合物层，其中在所述第一III-V化合物层与所述第二III-V化合物层之间设置载流子沟道；

在所述第二III-V化合物层上形成源极部件和漏极部件；

在所述第二III-V化合物层上形成第三III-V化合物层，其中在所述第二III-V化合物层与所述第三III-V化合物层之间设置扩散势垒层；

在所述第二III-V化合物层的一部分上和所述第三III-V化合物层的顶面上沉积栅极介电层；

对沉积在所述第二III-V化合物层的所述一部分上的所述栅极介电层进行氟处理；以及

在所述源极部件与漏极部件之间的处理过的栅极介电层上形成栅电极，

其中，所述扩散势垒层中形成的极化感应场的方向与所述第二III-V化合物层中场的方向相反。