[发明专利]一种LCD显示控制系统及其控制方法

权利要求书

1.一种LCD显示控制系统，其特征在于，包括：显示控制单元（1）、处理单元（2）、LCD显示单元（3）和显示存储单元（4），所述显示控制单元（1）分别与所述处理单元（2）、LCD显示单元（3）、显示存储单元（4）相连，所述显示控制单元（1）基于FPGA或CPLD；所述处理单元（2）计算出所述LCD显示单元（3）上每一点相应的值并形成显示数据，所述显示控制单元（1）将总线控制权交予所述处理单元（2）；所述处理单元（2）通过显示控制单元（1）将显示数据写入所述显示存储单元（4）；当一帧显示数据写入完毕，所述显示控制单元（1）将所述显示存储单元（4）中的显示数据显示至所述LCD显示单元（3）上。

2.根据权利要求1所述的一种LCD显示控制系统，其特征在于：所述显示控制单元（1）的内部逻辑工作在两个时钟域内：分别是总线访问时钟和LCD输出时钟；所述总线访问时钟负责处理包括总线接口、显示数据输入及转换在内的工作，所述LCD输出时钟负责所述LCD显示单元（3）的逻辑操作。

3.根据权利要求2所述的一种LCD显示控制系统，其特征在于：所述显示控制单元（1）对所述显示数据进行缓冲存储处理，并以LCD输出时钟作为同步信号读出该显示数据，并发出所述LCD显示单元（3）的控制信号。

4.根据权利要求1至3中任一权利要求所述的一种LCD显示控制系统，其特征在于，所述显示控制单元（1）进一步包括：时钟发生器（11）、显存接口控制模块（12）、CPU接口控制模块（13）、寄存器配置模块（14）、仲裁控制模块（15）和LCD接口控制模块（16）；所述时钟发生器（11）为所述显存接口控制模块（12）、CPU接口控制模块（13）、寄存器配置模块（14）和仲裁控制模块（15）提供系统时钟；所述CPU接口控制模块（13）与所述处理单元（2）相连，所述处理单元（2）通过所述CPU接口控制模块（13）读写显示存储单元（4）中的显示数据；所述CPU接口控制模块（13）还与所述寄存器配置模块（14）相连，所述LCD显示控制系统通过寄存器配置模块（14）对所述LCD显示单元（3）进行功能配置；所述显存接口控制模块（12）分别与所述显示存储单元（4）、CPU接口控制模块（13）、LCD接口控制模块（16）相连，所述显存接口控制模块（12）控制所述处理单元（2）、LCD显示单元（3）和显示存储单元（4）之间的时序关系；所述LCD接口控制模块（16）与所述LCD显示单元（3）相连，产生LCD显示单元（3）进行显示需要的同步信号；所述仲裁控制模块（15）与所述显存接口控制模块（12）相连，所述仲裁控制模块（15）对所述显示存储单元（4）的总线进行仲裁。

5.根据权利要求4所述的一种LCD显示控制系统，其特征在于：所述LCD显示控制系统采用处理单元（2）、LCD显示单元（3）轮流占用所述显示存储单元（4）的总线。

6.根据权利要求5所述的一种LCD显示控制系统，其特征在于：在系统时钟的频率下，所述LCD显示控制系统在系统时钟的前一个周期向所述处理单元（2）开放所述显示存储单元（4）的总线，并读写所述显示存储单元（4），以更新显示数据；所述LCD显示控制系统在系统时钟的后一个周期向所述LCD显示单元（3）开放所述显示存储单元（4）的总线，以读取所述显示存储单元（4）中的显示数据以供输出显示图像。

7.根据权利要求5或6所述的一种LCD显示控制系统，其特征在于：所述处理单元（2）向所述时钟发生器（11）提供33MHz的时钟信号，实现所述处理单元（2）和所述LCD显示单元（3）的同步控制；所述时钟发生器（11）输出倍频66MHz时钟来进行所述显示存储单元（4）的读写分时复用控制，并输出分频16.5MHz时钟来完成所述LCD显示单元（3）的显示数据输出。

8.根据权利要求7所述的一种LCD显示控制系统，其特征在于：所述时钟发生器（11）先将所述处理单元（2）提供的33MHz的外部时钟信号倍频至66MHz的时钟信号，并以66MHz的时钟信号作为所述LCD显示控制系统全局的系统时钟，再将66MHz的系统时钟分频至16.5MHz的时钟信号作为LCD输出时钟。