[发明专利]一种基于框架采用镀银技术的封装件及其制作工艺有效
申请号: | 201310230580.9 | 申请日: | 2013-06-10 |
公开(公告)号: | CN103346140A | 公开(公告)日: | 2013-10-09 |
发明(设计)人: | 孙青秀 | 申请(专利权)人: | 孙青秀 |
主分类号: | H01L23/495 | 分类号: | H01L23/495;H01L21/48;H01L21/60 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 710018 陕西省西安市未*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 框架 采用 镀银 技术 封装 及其 制作 工艺 | ||
技术领域
本发明属于集成电路封装技术领域,具体涉及一种基于框架采用镀银技术的封装件及其制作工艺。
背景技术
集成电路扁平无引脚封装是在近几年随着通讯及便携式小型数码电子产品的产生(数码相机、手机、PC、MP3)而发展起来的,适用于高频、宽带、低噪声、高导热、小体积、高速度等电性要求的中小规模集成电路的封装。集成电路扁平无引脚封装有效地利用了引线脚的封装空间,从而大幅度地提高了封装效率。该封装由于引线短小、塑封体尺寸小、封装体薄,可以使CPU体积缩小30%-50%。所以它能提供卓越的电性能,同时还提供了出色的散热性能。
普通的集成电路扁平无引脚封装封装主要存在以下不足:框架载体的集成电路扁平无引脚封装产品需要根据芯片尺寸及电路连通设计框架图形,再用腐蚀等方法将框架加工成设计好的图形,设计及制作周期长,成本比较高。并且目前的集成电路扁平无引脚封装系列封装件在凸点的排布以及I/O的密集程度上也由于框架设计及框架制造工艺而有所限制。
发明内容
为了克服上述现有技术存在的问题,本发明提供了一种基于框架采用镀银技术的封装件及其制作工艺,生产产品前不再需要根据芯片尺寸及电路连通设计框架图形及加工框架,在引线框架制作过程中即可设计图形,使用普通的金属板即可制作产品,无需对金属板进行过多加工,制作周期短,极大降低成本。在很大程度上使目前集成电路扁平无引脚系列封装件不再被框架设计及制作工艺所局限,使得产品凸点的排布以及I/O的密集程度上得到极大的提升。
一种基于框架采用镀银技术的封装件主要由金属凸点、芯片、塑封体和镀银层组成;所述镀银层为相互独立的镀银层段,所述芯片上植有金属凸点,所述金属凸点与镀银层连接;所述塑封体包围了金属凸点、芯片和镀银层,金属凸点、芯片和镀银层构成了电路的电源和信号通道。
一种基于框架采用镀银技术的封装件的制作工艺:框架镀银→晶圆减薄→划片→芯片做金属凸点→上芯→塑封→腐蚀框架→切割→包装。
附图说明
图1为引线框架剖面图;
图2为引线框架镀银后剖面图;
图3为芯片减薄划片后剖面图;
图4为芯片植金属凸点后剖面图;
图5为倒装上芯后剖面图;
图6为产品塑封后剖面图;
图7为产品腐蚀框架后剖面图;
图8为产品成品剖面图。
图中,1为引线框架,2为金属凸点,3为芯片,4为塑封体,5为镀银层。
具体实施方式
下面结合附图对本发明做进一步的说明。
如图8所示,一种基于框架采用镀银技术的封装件,所述封装件主要由金属凸点2、芯片3、塑封体4和镀银层5组成;所述镀银层5为相互独立的镀银层段,所述芯片3上植有金属凸点2,所述金属凸点2与镀银层5连接;所述塑封体4包围了金属凸点2、芯片3和镀银层5,金属凸点2、芯片3和镀银层5构成了电路的电源和信号通道。
一种基于框架采用镀银技术的封装件的主要流程:框架镀银→晶圆减薄→划片→芯片做金属凸点→上芯→塑封→腐蚀框架→切割→包装。
如图1至图8所示,一种基于框架采用镀银技术的封装件的制作工艺,按照以下步骤进行:
1、框架镀银:在引线框架1的图形部分镀一层3~20um的镀银层5。在框架制作厂家制作过程中,先设计好框架的图形,然后镀银层5形成图形,采用普通框架镀银即可进行产品制作流程,无需过多加工框架载体,即可实现电路连通,缩短设计及制作周期,降低成本。
2、晶圆减薄:减薄厚度50μm~200μm,粗糙度Ra 0.10mm~0.05mm。
3、划片:150μm以上晶圆同普通集成电路扁平封装件划片工艺,但厚度在150μm以下晶圆,使用双刀划片机及其工艺。
4、芯片上做金属凸点、上芯:在芯片3上用植球的方式作出金属凸点2,倒装上芯后直接和引线框架1连通。
5、塑封同常规方法。
6、框架腐蚀:产品塑封后使用化学溶液腐蚀掉全部引线框架1,露出的镀银层5即可实现线路导通。此法可缩短设计及制作周期,降低成本。
7、切割、包装同常规方法。
在凸点排布及I/O数不受框架设计及制作限制的前提下,本发明通过电镀银之后倒装上芯的方法,实现了框架图形设计可在框架制作时期就完成,缩短了制作周期,更好得实现芯片与载体的互联,使I/O更加密集,成本更低。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于孙青秀,未经孙青秀许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310230580.9/2.html,转载请声明来源钻瓜专利网。