[发明专利]半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体器件领域，特别是涉及半导体功率器件。

背景技术

随着电子技术的不断发展，反相放大器电路被广泛应用于电子设备中。通常，反相放大器电路会受到密勒效应的影响。密勒效应与反相放大器电路的等效输入电容有关。当反相放大器的输入端和输出端之间存在电容时，由于放大器的放大作用，等效输入电容在输出端会被放大1+Av倍，其中Av为放大器的增益。该效应的存在会使放大器的高频性能恶化。

分离沟槽栅金属氧化物半导体场效应管被设计出来，用于减轻密勒效应的影响。如图1所示，分离沟槽栅MOSFET器件10通常在栅区结构中包含两个电极。第一电极为MOSFET栅电极101，用于控制MOSFET器件中沟道的建立，第二电极为屏蔽电极102，用于降低漏区103和栅电极101之间的电容Cgd。然而，由于屏蔽电极102通常会延伸到器件表面并在位于器件边缘的终止区与接触垫110相连。由于通常接触垫110的面积较大，MOSFET器件10可能会占据很大的晶片面积，同时屏蔽电极102的存在亦可产生较大的串联电阻，使得MOSFET的安全工作区(SOA)受限。

发明内容

针对现有技术中的一个或多个问题，本发明提供了一种集成肖特基二极管的半导体器件及其制作方法。

在本发明的一个方面，提出了一种半导体器件，具有顶面和底面，其特征在于，所述半导体器件包含：半导体初始层，所述半导体初始层具有第一导电类型；阱区，形成于所述半导体初始层的一部分之上，所述阱区具有第二导电类型，所述阱区包含至少两个阱区部分，所述半导体初始层的一部分位于所述两个阱区部分之间并延伸到所述器件顶面；分离沟槽栅结构，包含一个屏蔽电极和两个栅电极，其中所述屏蔽电极的大部分位于两个栅电极的下方，所述屏蔽电极的剩余部分位于两个栅电极之间并延伸到所述器件顶面；源区，形成于阱区之内，所述源区紧靠所述分离沟槽栅结构，所述源区具有第一导电类型；和源金属层，在所述器件顶面与所述初始层，所述阱区，所述屏蔽电极和所述源区接触，其中所述源金属层与所述初始层在所述器件顶面接触形成一肖特基二极管。

在本发明的另一方面，提出了一种半导体器件，具有顶面和底面，其特征在于所述半导体器件包含：分离沟槽栅金属氧化物半导体场效应管(MOSFET)，所述分离沟槽栅MOSFET包含漏区、源区、体区、分离沟槽栅结构和源金属层，其中所述分离沟槽栅结构具有一个屏蔽电极和两个栅电极，所述屏蔽电极的一部分位于所述两个屏蔽电极之间延伸到所述器件顶面，所述源金属层在所述顶面与所述源区、体区和屏蔽电极接触；以及肖特基二极管，形成于所述分离沟槽栅MOSFET旁，其中所述肖特基二极管的阳极由所述源金属层的一部分构成。

在本发明的又一方面，提出了一种制作半导体器件的方法，其特征在于，所述方法包含：形成一层半导体初始层，所述半导体初始层具有第一导电类型，所述半导体初始层的上表面作为所述半导体器件的顶面，所述半导体初始层的下表面作为所述半导体器件的底面；在所述半导体初始层中形成阱区，所述阱区至少包含两个阱区部分，其中所述半导体初始层的一部分位于所述两个阱区部分之间延伸到所述半导体器件的顶面；形成分离沟槽栅结构，所述分离沟槽栅结构穿过所述阱区到达所述半导体初始层，所述分离沟槽栅结构包含屏蔽电极和两个栅电极，其中所述屏蔽电极的大部分位于所述两个栅电极的下方，所述屏蔽电极的剩余部分位于所述两个栅电极之间延伸到所述半导体器件的顶面；在所述阱区内形成源区，所述源区靠近所述分离沟槽栅结构；以及形成源金属层，所述源金属层在所述器件顶面与所述初始层、所述阱区、所述屏蔽电极和所述源区接触，其中所述源金属层与所述初始层的接触形成了肖特基二极管。

利用本发明的实施例，可有效避免现有技术中分离沟槽栅MOSFET器件存在的占用面积过大的问题，扩大器件的安全工作区，减小寄生电阻，以及提升器件的反向性能。

附图说明

下列附图涉及有关本发明非限制性和非穷举性的实施例的描述。除非另有说明，否则同样的数字和符号在整个附图中代表同样或相似的部分。附图无需按比例画出。另外，图中所示相关部分尺寸可能不同于说明书中叙述的尺寸。为更好地理解本发明，下述细节描述以及附图将被提供以作为参考。

图1示出了现有技术中一个分离沟槽栅MOSFET器件10的横截面示意图；

图2示出了依据本发明一个实施例的集成肖特基二极管的分离沟槽栅MOSFET器件20的立体三维示意图；