[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。

背景技术

在半导体技术领域，向晶体管的沟道区施加适当应力，可以提高沟道区中载流子的迁移率，进而提高驱动电流，以此极大地提高CMOS晶体管的性能。在现有技术中，对PMOS晶体管，采用嵌入式锗硅（Embedded SiGe）技术向沟道区中引入压应力的工艺获得业界的普遍认可。

随着半导体技术的工艺节点进一步减小，现有技术采用形成溢出源极和漏极的技术，即在源极和漏极区域形成的锗硅层具有高出衬底表面的溢出部分。一方面，该溢出部分可以方便作为晶体管与其他半导体器件的连接点。另一方面，该溢出部分可以降低晶体管的电阻。这进一步提高了晶体管的性能。

具体地，下面介绍现有技术的一种形成具有溢出源极、漏极的半导体器件的方法。

参照图1A，提供半导体衬底100，该衬底100包括第一区I和第二区II，其中，第一区I、第二区II包含一个或多个P型有源区，第一区I、第二区II中的P型有源区之间相互隔离。

结合参照图1A、图1B、图1C，图1B为对应第一区I的俯视图，图1C为对应第二区II的俯视图，在衬底100上形成位于第一区I的多个第一栅极101、位于第二区II的多个第二栅极102、位于第一栅极101和第二栅极102上的硬掩模层103，在第一栅极101和第二栅极102两侧形成侧墙104，第一栅极101的分布密度小于第二栅极102的分布密度，进而第一栅极101两侧第一源极、第一漏极形成位置的分布密度，小于第二栅极102两侧第二源极、第二漏极形成位置的分布密度。在图1A中仅显示一个第一栅极101和两个第二栅极102，与图1B、图1C不同，在此仅是起到密度差异的示例作用。

参照图2，以硬掩模层103、侧墙104为掩模，在第一栅极101两侧的衬底100中形成第一sigma形凹槽105、在第二栅极102两侧的衬底100中形成第二sigma形凹槽106，第一sigma形凹槽105、第二sigma形凹槽106的形状、尺寸基本相同。第一sigma形凹槽105的分布密度小于第二sigma形凹槽106的分布密度。

参照图3，以硬掩模103、侧墙104为阻挡层，在多个第一sigma形凹槽105中外延生长第一锗硅层107、在第二sigma形凹槽106中外延生长第二锗硅层108。其中，第一锗硅层107、第二锗硅层108高于衬底100表面。

参照图4，在第一锗硅层107中进行N型离子重掺杂形成第一源极109、第一漏极110，在第二锗硅层108中进行N型离子重掺杂形成第二源极111、第二漏极112。这样，形成位于第一区I的多个晶体管、位于第二区II的多个晶体管。第一源极109、第一漏极110的分布密度小于第二源极111、第二漏极112的分布密度。

但是，使用上述现有技术形成的包括密集分布晶体管、稀疏分布晶体管的半导体器件的性能不佳。

发明内容

本发明解决的问题是使用现有技术形成的包括位于第一区的第一源极、第一漏极分布密度较小的多个晶体管和位于第二区的第二源极、第二漏极分布密度较大的多个晶体管的半导体器件的性能不佳。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供衬底，所述衬底具有第一区和第二区；

形成位于第一区的多个第一栅极、位于第二区的多个第二栅极；

形成位于所述第一栅极两侧衬底中的第一凹槽、位于第二栅极两侧衬底中的第二凹槽，第一凹槽底部至衬底表面的距离大于第二凹槽底部至衬底表面的距离，第一凹槽的分布密度小于第二凹槽的凹槽分布密度；

在所述第一凹槽中外延生长第一半导体材料、在所述第二凹槽中外延生长第二半导体材料，所述第一半导体材料、第二半导体材料高出衬底表面，第一凹槽底部与第二凹槽底部至衬底表面的距离差确保：高出衬底表面的第一半导体材料上表面、第二半导体材料上表面持平。

可选地，所述第一凹槽、第二凹槽为碗状凹槽或sigma形凹槽。

可选地，所述第一凹槽、第二凹槽为sigma形凹槽，形成所述sigma形凹槽的方法包括：

使用干法刻蚀工艺，刻蚀所述第一栅极两侧衬底形成第一碗状凹槽、刻蚀第二栅极两侧衬底形成第二碗状凹槽，第一碗状凹槽底部至衬底表面的距离大于第二碗状凹槽底部至衬底表面的距离；

使用湿法刻蚀法刻蚀所述第一碗状凹槽、第二碗状凹槽，形成sigma形凹槽。