[发明专利]制造芯片封装的方法、制造晶片级封装的方法和压缩装置

说明书

技术领域

各个实施例总体涉及用于制造芯片封装的方法、用于制造晶片级封装的方法以及压缩装置。

背景技术

在各种技术（例如，芯片封装技术）中，可以将铜层压为箔。在嵌入式晶片级球栅阵列（eWLB）技术中，可以首先将铜溅射为种子层，并且然后通过流电（galvanically）电镀来生长铜。芯片封装中的电气互连一般可能需要铜的沉积。一般地，层压可能引起更高的材料成本，并且此外，层压可能导致高成本的自动化，例如，完全自动化一般不可能。此外，层压可能与更长的加工时间（例如，大致多达3小时）相关联。溅射一般也是高成本工艺，并可能引起长加工时间。

发明内容

各个实施例提供了一种用于制造芯片封装的方法，所述方法包括：在芯片上方形成密封材料；通过在密封材料上方布置的膜将所述密封材料压缩在芯片上方，从而将所述密封材料模塑在所述芯片上方；其中，来自所述膜的材料被沉积在所述密封材料的至少部分上方。

附图说明

在附图中，贯穿不同视图，相似的参考标记一般指代相同部分。附图不必按比例绘制，而是重点一般在于示意本发明的原理。在以下描述中，参照以下附图来描述本发明的各个实施例，在以下附图中：

图1示出了根据实施例的用于制造芯片封装的方法；

图2A至2D示出了根据实施例的用于制造芯片封装的方法以及压缩装置；

图3A至3C示出了根据实施例的用于制造芯片封装的方法；

图4A和4B示出了根据实施例的用于制造芯片封装的方法以及压缩装置。

具体实施方式

以下详细描述参照了附图，附图通过示意示出了具体细节和其中可实施本发明的实施例。

本文使用词语“示例性”来表示“用作示例、实例或示意”。本文中被描述为“示例性”的任何实施例或设计不必然被理解为与其他实施例或设计相比优选或有利。

本文可以使用关于“在”侧或表面“上方”形成的沉积材料而使用的词语“在……上方”来表示：可以“直接在”所意指的侧或表面“上”（例如，与其直接接触地）形成沉积材料。本文可以使用关于“在”侧或表面“上方”形成的沉积材料而使用的词语“在……上方”来表示：可以“间接在”所意指的侧或表面“上”形成沉积材料，其中，一个或多个附加层被布置在所意指的侧或表面与沉积材料之间。

在功率电子装置中，趋势倾向于具有最低功率损耗的更小外壳技术。具有最小电阻的连接技术（例如，第一级互连）是流电接触。现代外壳技术（例如，芯片嵌入技术（诸如嵌入式晶片级球栅阵列（eWLB））和衬底中芯片技术）一般可以基于流电接触。然而，可包括溅射和电镀的流电接触的沉积可能是成本和时间密集的。

根据各个实施例，可以通过压模工艺来替换高成本工艺（例如，层压和/或溅射）。根据各个实施例，这可以将循环时间从大致180分钟（对于层压工艺）减少至5分钟，并且附加地，这可以使其对铜箔的自动化涂敷来说成为可能，而无需构造或获得特殊装置。

根据各个实施例，取代使用传统溅射工艺将铜沉积在模塑料（mold compound）上，可以利用压模来直接涂敷导电材料（诸如铜）。

根据各个实施例，可以比在传统eWLB接触形成的情况下需要更少的工艺步骤，传统地，传统eWLB接触形成需要溅射和电镀。

根据各个实施例，自动化工艺执行可以是可能的，这是由于可使用箔层压的芯片嵌入技术（诸如，嵌入式晶片级球栅阵列（eWLB）和衬底中芯片技术）一般可能在自动化方面昂贵。

根据各个实施例，具有小修改（FAME单元）的自动工艺可以用于沉积电气接触部，并且进一步的工具投入可能不必要。

根据各个实施例，可以利用压模来涂敷导电箔（例如，金属箔）。

图1示出了用于制造芯片封装的方法100。方法100可以包括：

在芯片上方形成密封材料（在110中）；以及

通过在密封材料上方布置的膜将密封材料压缩在芯片上方，从而将密封材料模塑在芯片上方；其中，来自该膜的材料被沉积在密封材料的至少部分上方（在120中）。

图2A至2C示出了用于制造芯片封装的包括工艺210至230的方法200。如方法200中所示，压缩装置202（例如，压模装置）可以被配置为通过在密封材料204上方布置的膜208将密封材料204压缩在芯片206上方，从而将密封材料204模塑在芯片206上方；其中，来自膜208的材料可以被沉积在密封材料204的至少部分上方。