[发明专利]用于存储器写数据操作的电路

权利要求书

1.一种用于改进与电源电压电连接的存储器件的写数据操作的电路，所述电源电压具有指定的额定电源电压电平，所述电路包括：

电压调节电路，所述电压调节电路具有至少一个电压电平控制信号输出，以选择性地控制所述电源电压来输出多个不同电压中的一个，所述多个不同电压中的至少一个的电压电平低于所述指定的额定电源电压电平；

时序调节电路，所述时序调节电路具有至少一个电压转换时序控制信号输出，以选择性地控制所述电源电压来输出多个不同的可选择的逻辑状态转换时序中的一个；以及

电源电压电路，所述电源电压电路与具有所述至少一个电压电平控制信号输出的所述电压调节电路电连接，所述至少一个电压电平控制信号输出使所述电源电压电路输出多个不同电压中的一个，所述多个不同电压中的至少一个被选择并电连接至所述存储器件以在所述写数据操作期间选择性地降低提供给所述存储器件的电压电平；以及所述电源电压电路与具有所述至少一个电压转换时序控制信号输出的所述时序调节电路电连接，所述至少一个电压转换时序控制信号输出使所述电源电压电路输出所述多个不同的可选择的逻辑状态转换时序中的一个以改变在所述多个不同电压中的至少一个转换回所述指定的额定电源电压电平之前的时间长度。

2.根据权利要求1所述的电路，其中，所述多个不同电压中的所述至少一个进一步包括：所具有的电压电平低于所述指定的额定电源电压电平的至少两个不同电压。

3.根据权利要求1所述的电路，进一步包括：

电压保持电路，所述电压保持电路具有在所述额定电源电压和降低的电源电压之间串联连接的第一MOS晶体管和第二MOS晶体管，所述第一MOS晶体管的栅极输入端与所述降低的电源电压电连接，所述第二MOS晶体管的栅极输入端与所述降低的电源电压电连接。

4.根据权利要求1所述的电路，其中，所述存储器件是SRAM。

5.根据权利要求1所述的电路，其中，具有多个不同的可选择的逻辑状态转换时序的所述时序调节电路进一步包括：至少三个不同的可选择的逻辑状态转换时序。

6.根据权利要求1所述的电路，其中，所述电路是脉冲式动态LCV电路。

7.根据权利要求1所述的电路，其中，所述电压调节电路是脉冲式动态LCV电路的跟踪和LCV电平调节（1）功能块部分。

8.根据权利要求1所述的电路，其中，所述时序调节电路是脉冲式动态LCV电路的LCV充电恢复时序调节（2）功能块部分。

9.一种改进具有指定的额定电源电压电平的SRAM的写数据操作的方法，包括：

选择性地调节与所述写数据操作相关联的电压降低，选择性地调节所述电压降低的步骤包括：在额定电源电压和至少一个降低的电源电压之间进行选择；

选择性地调节与所述写数据操作相关联的从所述至少一个降低的电源电压到所述额定电源电压的电压转换的时序，选择性地调节所述电压转换的时序的步骤包括：在用于所述电压转换的多个不同延迟之间进行选择；以及

通过首先执行选择性地调节所述电压降低的步骤，然后执行选择性地调节所述电压转换的时序的步骤来执行所述写数据操作。

10.一种用于改进具有指定的额定电源电压电平的SRAM的写数据操作的电路，包括：

电压调节电路，所述电压调节电路具有多个不同的可选择的输出电压，所述多个不同的可选择的输出电压中的至少一个的电压电平低于所述指定的额定电源电压电平；

电压保持电路，所述电压保持电路具有在所述额定电源电压和降低的电源电压之间串联连接的第一MOS晶体管和第二MOS晶体管，所述第一MOS晶体管的栅极输入端与所述降低的电源电压电连接，所述第二MOS晶体管的栅极输入端与所述降低的电源电压电连接；

时序调节电路，所述时序调节电路具有多个不同的可选择的逻辑状态转换时序；以及

可调节的电源电路，所述可调节的电源电路与所述电压调节电路和所述多个不同的可选择的电压电连接，电压电平低于所述指定的额定电源电压电平的所述多个不同的可选择的输出电压中的至少一个被选择并与所述SRAM电连接，以在所述写数据操作期间选择性地降低提供给所述SRAM的电压电平；以及所述可调节的电源电路与所述时序调节电路和所述多个不同的可选择的逻辑状态转换时序电连接，所述多个不同的可选择的逻辑状态转换时序中的一个被选择，以改变在电压电平低于所述指定的额定电源电压电平的所述多个不同的可选择的输出电压中的至少一个转换回所述指定的额定电源电压电平之前的时间长度。