[发明专利]一种三态内容可寻址存储器的测试电路及其方法

说明书

技术领域

本发明涉及集成电路设计制造领域，具体来说，但不仅限于，内容可寻址存储器的测试方法。

背景技术

通常的存储器(RAM或ROM)使用地址来指示存储单元的位置，并且输出该位置存储单元中的数据。与此相对，三态内容可寻址存储器(TCAM)则接收外部检索数据，比较该检索数据与TCAM中存储的数据是否匹配，并且输出该匹配数据在CAM中的地址。由于与检索数据相一致的字不限于一个，因此，当TCAM中有多个字与检索数据相一致时，需要优先级编码器对匹配信号进行编码，并返回优先级最高的地址信号。

附图1是传统TCAM基本单元的结构图。TCAM的值被存储在SRAM中。如果D为0，DB为1，TCAM存储的值为0；如果D为1，DB为0，TCAM存储的值为1；如果D和DB都为0，TCAM存储的值为X。在搜索数据时，搜索数据会通过搜索线SL和SLB施加到比较管。搜索0时，SL为1，SLB为0；搜索1时，SL为0，SLB为1；搜索X时，SL和SLB为0。匹配线ML会被预充到1。在搜索操作时，如果检索数据与存储的数据匹配,ML保持为1。如果不匹配，ML则会被下拉到0。存储的数据或者搜索的数据为X时，表示匹配，ML保持为1。

附图2是由附图1所示基本单元组成的芯片的结构图。单元阵列中存储着数据。搜索数据通过搜索线(SL,Search Line)发送到CAM单元阵列，与存储在单元阵列中的数据进行比较。如果所存储的数据匹配搜索数据，则匹配线(ML,Match Line)的逻辑电平设为高，反之则为低。匹配线灵敏放大器(MLSA,Match Line Sensor Amplifier)检测匹配线电平。优先级编码器(PE,Priority Encoder)接收所有匹配线检测放大器的输出(MLSO)，计算出优先级最高的匹配的字的地址。一般说来阵列中每个字(word)会有一个有效位(valid bit)来控制,只有在有效位为高时，该字才会参与比较，否则该字的匹配线放大器的输出一直是不匹配。

随着集成电路的特征尺寸越来越小，规模越来越大，芯片失效的几率也越大。每颗芯片在正常工作前，都需要被完全测试。为了减少对自动测试设备(ATE)的依赖，降低成本，提高故障覆盖率，通常会在芯片内部加入自测试电路(BIST,Built-in Self Test)。对于存储芯片，通常还会加入自我修复电路(BISR，Built-in Self Repair)，用冗余的行或列来替换失效的存储单元。

TCAM芯片中SRAM部分和读写的电路测试和普通SRAM芯片一致，可以利用EDA工具自动生成BIST电路。而搜索部分电路的BIST电路则需要专门添加。附图3是TCAM基本单元比较管常见的失效模型。其中图中的(A)部分发生了SOP(stuck open)断路故障，ML没有放电通道，只能一直保持在匹配状态，即不匹配的功能不正确。图中的(B)部分则发生了SON(stuck on)短路故障，ML一直放电，只能保持在不匹配状态，即匹配的功能不正确。

传统的测试方案，TCAM阵列部分和优先级编码器部分是分开分别测试的。附图4是TCAM阵列部分BIST的一种实现方式。对TCAM施加不同的测试激励，直接判断MLSA比较的结果是否正确并分析失效的位置。这种方式虽然能够直观快速的对比较结果进行分析判断，但是由于需要对所有字的结果进行处理，其面积的开销是十分巨大的。附图5则另一种实现方式，即将所有MLSA输出的结果通过扫描链(Scan Chain)，逐位移出，然后进行分析。这种实现方式虽然降低了面积，但是需要将并行数据转成串行数据输出，这大大增加了测试的时间。

上述两种测试方法都是对匹配放大器的输出进行压缩分析，实际使用的时候一般还有优先级编码器，而且通常也只有优先级编码器的输出是可以利用的。而目前还缺少针对其是否有效的测试方案。同时，随着集成电路的特征尺寸越来越小，规模越来越大，集成芯片失效的几率也越大，而目前，TCAM搜索电路，特别是包含优先级编码器的搜索电路还缺少有效的测试方案，以能够在电路面积，测试时间及测试覆盖率之间取得优化。

发明内容

本发明的目的是提供一种通过分析优先级编码器的输出来测试TCAM比较电路的方法，通过这种方法，可以大大降低TCAM BIST电路的面积和测试的时间。同时本测试方法还可以对失效进行定位，提供位置信息给修复电路。

为实现上述目的,本发明采用了以下技术方案：