[发明专利]包括伪隔离栅极结构的半导体器件及其制造方法

说明书

技术领域

本发明总的来说涉及集成电路，更具体地，涉及包括伪隔离栅极结构的半导体器件及其制造方法。

背景技术

半导体集成电路（IC）工业经历了快速的增长。在集成电路的发展过程中，功能密度（即，每芯片面积上互连器件的数目）通常增大，而几何尺寸（即，可使用制造工艺生产的最小部件（或线））却缩小。这种按比例缩小工艺提供了提高生产效率和降低相关成本的益处。

然而，当通过各种技术节点按比例缩小诸如金属氧化物半导体场效应晶体管（MOSFET）的半导体器件时，器件密度和性能受到器件布局和所需隔离的挑战。随着对电路密度增加的需求，一种研究领域连续有源区的实现。连续有源区能够降低对绝缘结构的需求，从而允许减小管芯尺寸、减小衬底上的压力和/或减少由隔离结构引起的电流损失。然而，布局（诸如连续有源区）的变化提出了诸如在相邻器件之间提供充分隔离和维持器件性能的其他挑战。

因此，用于改善半导体器件中的隔离的现有方法和器件通常足以实现预期目的，但它们并非在各个方面都尽如人意。

发明内容

根据本发明的一个方面，提供了一种器件，包括：第一有源晶体管和第二有源晶体管，第一有源晶体管和第二有源晶体管都具有第一导电类型的金属栅极；隔离栅极结构，夹置在第一有源晶体管和第二有源晶体管之间，隔离栅极结构具有第二导电类型的金属栅极；以及有源区，位于第一有源晶体管、第二有源晶体管和隔离栅极结构下方。

优选地，第一导电类型是n型，而第二导电类型是p型。

优选地，第一导电类型是p型，而第二导电类型是n型。

优选地，有源区是在第一有源晶体管、第二有源晶体管和隔离栅极结构下方延伸的连续有源区。

优选地，该器件进一步包括：第三有源晶体管和第四有源晶体管，第三有源晶体管和第四有源晶体管都具有第二导电类型的金属栅极；以及第二隔离栅极结构，夹置在第三有源晶体管和第四有源晶体管之间，第二隔离栅极结构具有第一导电类型的金属栅极。

优选地，该器件进一步包括：第二有源区，位于第三有源晶体管、第四有源晶体管和第二隔离结构的下方。

优选地，该器件进一步包括：浅槽隔离结构，夹置在有源区之间。

根据本发明的另一方面，提供了一种半导体器件，包括：第一场效应晶体管（FET）和第二场效应晶体管（FET），第一FET具有第一栅极结构，第二FET具有第二栅极结构，第一FET和第二FET都设置在有源区上，第一FET和第二FET都是第一导电类型；以及隔离栅极结构，设置在有源区上并且夹置在第一FET和第二FET之间，隔离栅极结构具有第二导电类型的金属栅极，并且隔离栅极结构将第一FET与第二FET隔离。

优选地，有源区是具有第二导电类型的扩散区。

优选地，第一栅极结构和第二栅极结构包括TiN。

优选地，隔离栅极结构的金属栅极包括TiAlN。

优选地，第一栅极结构、第二栅极结构和隔离栅极结构都包括高k介电材料。

优选地，有源区是具有位于第一FET、第二FET和隔离栅极结构下方的单个扩散区的连续有源区。

根据本发明的又一方面，提供了一种制造半导体器件的方法，包括：在半导体衬底中形成有源区；在有源区中形成第一场效应晶体管（FET），其中第一FET具有第一导电类型；在有源区中形成与第一FET隔开一定间距的第二FET，其中第二FET具有第一导电类型；以及在第一FET和第二FET之间的间隔中形成隔离栅极结构，其中隔离栅极结构具有与第一导电类型相反的第二导电类型的金属栅极。

优选地，形成第一FET和第二FET包括形成第一金属栅极结构和第二金属栅极结构。

优选地，形成第一金属栅极结构、第二金属栅极结构以及形成隔离栅极结构的金属栅极包括：形成多个牺牲多晶硅栅极结构；去除多个牺牲多晶硅栅极结构以形成多个沟槽；在多个沟槽的第一沟槽和第二沟槽中形成具有第一导电类型的第一功函数金属；以及在多个沟槽的第三沟槽中形成具有第二导电类型的第二功函数金属。

优选地，该方法进一步包括：在多个沟槽的每一个中形成高k介电层。

优选地，形成有源区包括形成连续掺杂区，其中在连续掺杂区上设置第一FET、第二FET和隔离栅极结构。

优选地，该方法进一步包括：在半导体衬底上形成环绕连续掺杂区的绝缘层。