[发明专利]一种集成电路及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种集成电路及其制造方法。

背景技术

在半导体技术领域中，射频前端模块（Radio Frequency Frond-End Module，简称RF FEM）是无线通信设备（例如手机、平板电脑等）中的关键组件。在现有技术中，射频前端模块（RF FEM）通常由多个不同的芯片通过系统级封装（SiP）实现。一般而言，射频前端模块（RF FEM）通常包括功率放大器内核（Power amplifier core）、功率放大器控制器（PA controller）、调谐器（Tuners）、射频开关（RF switch）、滤波器（Filters）、双工机（Duplexer）等不同芯片以及包括包络检测（envelope tracking）芯片在内的其他芯片。其中，功率放大器内核通常采用砷化镓（GaAs）芯片或高电压（HV）互补型金属氧化物半导体（CMOS）芯片；功率放大器控制器通常采用CMOS芯片，调谐器通常采用射频CMOS芯片，射频开关通常采用绝缘体上硅金属氧化物半导体场效应晶体管（SOI MOS），滤波器通常采用射频集成无源器件（RF IPD），双工机通常采用微机电系统（MEMS），而其他芯片（如包络检测芯片）通常采用CMOS芯片。

然而，在现有技术中，射频前端模块（RF FEM）由于由多个不同的芯片经过系统级封装（SiP）得到，因此往往具有模块尺寸大、信噪比（SNR）低、功耗大等缺点。此外，制造射频前端模块的方法（即，系统级封装方法）往往具有工艺复杂度高、成本高等缺点。

因此，为了解决上述问题，本发明提出一种新的集成电路及其制造方法。

发明内容

针对现有技术的不足，本发明提供一种集成电路及其制造方法，通过单一芯片实现现有技术中的射频前端模块（RF FEM）的部分或全部功能。

本发明实施例一提供一种集成电路，包括：第一半导体衬底、位于所述第一半导体衬底的第二表面上的第一体介电层以及分别位于所述第一半导体衬底的第一表面的第一区域、第二区域和第三区域的第一组晶体管、第二组晶体管和第三组晶体管，其中，

位于所述第一区域的所述第一组晶体管中的各个晶体管之间由位于所述第一半导体衬底内的第一组浅沟槽隔离所隔离，底部由所述第一体介电层位于所述第一区域的部分所隔离，其中所述第一组浅沟槽隔离靠近所述第一半导体衬底的所述第二表面的一侧距所述第一半导体衬底的所述第一表面的距离为第一距离，所述第一体介电层位于所述第一区域的部分的靠近所述第一半导体衬底的所述第一表面的一侧距所述第一半导体衬底的所述第一表面的距离为第二距离；

位于所述第二区域的所述第二组晶体管中的各个晶体管之间由位于所述第一半导体衬底内的第一组深沟槽隔离所隔离，底部由所述第一体介电层位于所述第二区域的部分所隔离，其中所述第一组深沟槽隔离靠近所述第一半导体衬底的所述第二表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第二距离，所述第一体介电层位于所述第二区域的部分的靠近所述第一半导体衬底的所述第一表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第二距离；

位于所述第三区域的所述第三组晶体管中的各个晶体管之间由位于第一半导体衬底内的第二组浅沟槽隔离所隔离，底部由所述第一体介电层位于所述第三区域的部分所隔离，其中所述第二组浅沟槽隔离靠近所述第一半导体衬底的所述第二表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第一距离，所述第一体介电层位于所述第三区域的部分的靠近所述第一半导体衬底的所述第一表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第一距离；

其中，所述第二距离大于所述第一距离。

其中，所述第一组晶体管为低压MOS晶体管，所述第二组晶体管为高压MOS晶体管。进一步的，所述第二组晶体管为横向扩散MOS晶体管。

其中，所述第三组晶体管为全耗尽型MOS晶体管。

其中，所述第一体介电层还包括位于所述第一半导体衬底的第四区域的部分，其中，所述第一体介电层位于所述第一半导体衬底的第四区域的部分贯穿所述第一半导体衬底。

其中，所述集成电路还包括位于所述第一体介电层位于所述第一半导体衬底的第四区域的部分的上方的集成无源器件。

其中，所述集成无源器件包括电容和/或电感。

其中，所述集成电路还包括设置于所述第一体介电层位于所述第一半导体衬底的第四区域的部分的上方的微机电系统（MEMS）器件。