[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括形成在从半导体衬底延伸的结构的侧壁上的栅电极。结区被形成在所述结构中从所述结构的顶部至第一深度处，并且被形成为与栅电极重叠。保护层被形成在所述结构的外壁和栅电极之间从所述结构的顶部至比第一深度小的第二深度处。

相关申请的交叉引用

本申请要求2012年12月18日向韩国专利局提交的申请号为10-2012-0148668的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及一种半导体器件，且更具体而言，涉及一种半导体器件及其制造方法。

背景技术

电子装置的种类和应用领域逐日增加，且需要被嵌入在有限尺寸中的超高集成、超高速度和超低功率的存储器件来以高速处理大容量的数据。

单位存储器单元通常被配置成包括数据储存区和被配置成访问数据储存区的选择器件。二极管、晶体管等用作选择器件。晶体管具有通过控制比二极管更低的阈值电压来减小操作电压的优势。

另外，通过将垂直结构应用到晶体管，晶体管作为存储器件的选择器件再次引起关注。

图1至4说明一种制造例如垂直晶体管的现有的半导体器件的方法的截面图。

首先，如图1中所示，半导体衬底101、103包括公共源极区101，并且被图案化以形成柱体结构103。这时，对半导体衬底执行刻蚀工艺。在没有刻蚀停止层的情况下，难以以相同的速率来刻蚀衬底的不同部分。因此，柱体结构103可以具有不同高度A1和A2。

图2说明沿着柱体结构103的表面形成的栅绝缘层105。

图3示出了导电层被沉积在包括栅绝缘层105的半导体衬底上，然后被刻蚀以在柱体结构103的外壁上形成栅电极107。

如图4中所示，柱体结构通过杂质离子注入工艺被分成沟道区103A和漏极区103B。层间绝缘层109形成在柱体结构103之间。

然而，如图1所示，可以将半导体衬底不均匀地刻蚀，且因而，柱体结构103可以具有不同的高度A1和A2。如图3中所示，栅电极107由于在栅电极107的形成期间的不均匀刻蚀而具有不同的高度。

因此，当将杂质离子注入到预定的投射范围（projection range，RP）中以形成漏极区103B时，栅电极107和漏极区103B之间的重叠长度B1、B2和B3可以变得彼此不同。

然而，如果晶体管具有不同重叠长度的漏极区，则晶体管的操作特性变得不同。因而，半导体器件的可靠性降低。

随着半导体器件的尺寸减小，具有越来越高的高宽比（aspect ratio）的结构被刻蚀。因此，更需要均匀的刻蚀。

发明内容

一种示例性半导体器件可以包括：栅电极，所述栅电极形成在从半导体衬底延伸的结构的侧壁上；结区，所述结区形成在所述结构中，从所述结构的顶部至第一深度处，并且被形成为与栅电极重叠；以及保护层，所述保护层形成在所述结构的外壁和栅电极之间，从所述结构的顶部至比第一深度小的第二深度处。

一种示例性半导体器件可以包括：第一结区；栅电极，所述栅电极形成在第一结区中；沟道区，所述沟道区形成在第一结区上并且沿着栅电极延伸至一定的高度，其中，所述沟道区与第一结区电连接；第二结区，所述第二结区形成在沟道区上并且沿着栅电极延伸至一定的高度，其中，所述第二结区与沟道区电连接；以及保护层，所述保护层形成在栅电极和第二结区之间，在栅电极和第二结区重叠的区域中。

一种示例性半导体器件可以包括：栅电极，所述栅电极形成在半导体衬底中形成的沟槽中；结区，所述结区形成在栅电极的两侧上；以及保护层，保护层形成在栅电极和每个结区之间的沟槽中，在栅电极和每个结区重叠的区域中。