[发明专利]一种锁存器电路单元及用于显示装置的数据驱动电路

权利要求书

1.一种锁存器电路单元，包括级联的采样开关、双稳态单元电路、列同步开关和输出放大电路，其特征在于：

所述采样开关包括第一晶体管(T1)，第一晶体管(T1)的信号控制极响应采样脉冲信号，第一电极用于接收数字输入信号，第二电极耦合到双稳态单元电路的输入节点(X1)；

所述双稳态单元电路包括第二晶体管(T2)、第三晶体管(T3)、第四晶体管(T4)和第五晶体管(T5)；第二晶体管(T2)的信号控制极耦合到双稳态单元电路的输出节点(X2)，第一电极耦合到双稳态单元电路的输入节点(X1)，第二电极耦合到第一公共电极；第三晶体管(T3)的信号控制极耦合到双稳态单元电路的输入节点(X1)，第一电极耦合到双稳态单元电路的输出节点(X2)，第二电极耦合到第一公共电极；第四晶体管(T4)的信号控制极和第二电极短接，且耦合到双稳态单元电路的输入节点(X1)，第一电极耦合到第二公共电极；第五晶体管(T5)的信号控制极和第二电极短接，且耦合到双稳态单元电路的输出节点(X2)，第一电极耦合到第二公共电极；

所述列同步开关包括第六晶体管(T6)和存储电容(C1)；第六晶体管(T6)的信号控制极响应列同步信号(LE)，第二电极耦合到双稳态单元电路的输出节点(X2)，第一电极耦合到输出放大电路的输入节点(X3)；存储电容(C1)的一端耦合到输出放大电路的输入节点(X3)，另一端耦合到第一公共电极；

所述输出放大电路包括第七晶体管(T7)和第八晶体管(T8)；第七晶体管(T7)的信号控制极耦合到输出放大电路的输入节点(X3)，第一电极耦合到放大电路的输出节点(V_out)，第二电极耦合到第一公共电极；第八晶体管(T8)的信号控制极短接到其第二电极且耦合到放大电路的输出节点(V_out)，第一电极耦合到第二公共电极；

所述第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第六晶体管(T6)和第七晶体管(T7)是增强型晶体管；所述第四晶体管(T4)、第五晶体管(T5)和第八晶体管(T8)为耗尽型晶体管。

2.如权利要求1所述的锁存器电路单元，其特征在于，各晶体管为N型薄膜晶体管，第一公共电极为低电平电压源(V_SS)，第二公共电极为高电平电压源(V_DD)；或各晶体管为P型薄膜晶体管，第一公共电极为高电平电压源(V_DD)，第二公共电极为低电平电压源(V_SS)。

3.如权利要求2所述的锁存器电路单元，其特征在于，各晶体管为单栅晶体管，晶体管的栅极为信号控制极，增强型和耗尽型晶体管通过以下工艺中的一种实现：单/双有源层薄膜晶体管、有源层的等离子体处理、有源层厚度调整。

4.如权利要求2所述的锁存器电路单元，其特征在于，各晶体管为双栅薄膜晶体管，其中一栅作为阈值电压控制极而另一栅作为信号控制极。

5.如权利要求4所述的锁存器电路单元，其特征在于，所述第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第六晶体管(T6)和第七晶体管(T7)的双栅中的底栅作为信号控制极，顶栅作为阈值电压控制极并均耦合到用于提供负电压的第三控制信号(V_TGE)；所述第四晶体管(T4)、第五晶体管(T5)和第八晶体管(T8)的双栅中的底栅作为信号控制极，顶栅作为阈值电压控制极并均耦合到用于提供正电压的第四控制信号(V_TGD)。

6.如权利要求4所述的锁存器电路单元，其特征在于，所述第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第六晶体管(T6)和第七晶体管(T7)的信号控制极和各自晶体管的阈值电压控制极短接在一起；所述第四晶体管(T4)、第五晶体管(T5)和第八晶体管(T8)的双栅中的底栅作为信号控制极，顶栅作为阈值电压控制极并均耦合到用于提供正电压的第四控制信号(V_TGD)。

7.如权利要求4所述的锁存器电路单元，其特征在于，所述列同步开关还包括第九晶体管(T9)，第九晶体管(T9)为双栅晶体管，双栅短接并且耦合到列同步信号(LE)；第九晶体管(T9)的第二电极耦合到双稳态单元电路的输入节点(X1)，其第一电极耦合到第八晶体管(T8)的顶栅。

8.一种用于显示装置的数据驱动电路，其特征在于，包括:

移位寄存器，所述移位寄存器在时钟信号和输入脉冲信号的控制下，顺次地产生采样脉冲信号；

由如权利要求项1-7任一项所述的锁存器电路单元构成的锁存器，所述锁存器在采样脉冲信号的控制下，分时采样所输入的数字信号，并且在锁存器同步信号的作用下并行地输出；

数模转换器，所述数模转换器在转换控制信号的作用下，将并行输入的数字信号转化为模拟信号输出到面板中像素。