[发明专利]静电放电保护电路

权利要求书

1.一种电子装置，包含至少一个集成电路，即IC，和用于所述至少一个集成电路的故障安全保护的静电放电即ESD保护电路，所述ESD保护电路包含：

具有主功率耗散钳的主保护级和随后的副保护级，所述副保护级经限流电阻器联接到所述主保护级，其中

第一主功率耗散钳在所述电子装置的第一供电电压和所述ESD保护电路的输入端之间串联联接，并且第二主功率耗散钳在所述电子装置的第二供电电压和所述ESD保护电路的所述输入端之间串联联接，

所述保护电阻器在所述ESD保护电路的所述输入节点和输出节点之间串联联接，

并且其中所述副保护级包含：

至少一个高压侧CMOS晶体管，其在所述输出端和所述第一供电电压之间联接并且充当第一副轨钳，以及

低压侧CMOS晶体管，其在所述输出端和所述第二供电电压之间联接并且充当第二副轨钳，其中

所述至少一个高压侧CMOS晶体管和所述低压侧CMOS晶体管被联接，以便在所述输出节点和所述第一供电电压之间提供齐纳二极管的反串联连接，并且其中：

所述低压侧CMOS晶体管被联接以提供在所述输出端和所述第二供电电压之间以正方向联接的齐纳二极管，以及

所述高压侧CMOS晶体管和所述低压侧CMOS晶体管是互补CMOS晶体管。

2.根据权利要求1所述的电子装置，其中所述高压侧晶体管中的至少一个的源极、栅极和块体联接到所述第一供电电压，而所述至少一个高压侧晶体管的漏极联接到所述低压侧晶体管的漏极，并且其中所述低压侧晶体管的块体联接到所述第二供电电压。

3.根据权利要求1所述的电子装置，其中所述副级包含单个低压侧晶体管与第一和第二高压侧晶体管，其中所述第一和所述第二高压侧晶体管的沟道串联联接，并且其中所述第二高压侧晶体管的源极、栅极和块体联接到所述第一供电电压，而所述第二高压侧晶体管的漏极联接到所述第一高压侧晶体管的源极和栅极，并且其中所述第一高压侧晶体管的漏极和所述低压侧晶体管的漏极联接到所述输出端，并且其中所述低压侧晶体管的源极和栅极联接到所述第二供电电压。

4.根据权利要求3所述的电子装置，其中所述第一高压侧晶体管的块体和所述低压侧晶体管的块体联接到所述第二供电电压。

5.根据权利要求3所述的电子装置，其中所述第二高压侧晶体管是PMOS晶体管并且联接到作为第一供电电压的正供电电压，所述第一高压侧晶体管是NMOS晶体管，并且所述低压侧晶体管是NMOS晶体管并且联接到作为第二供电电压的负供电电压。

6.根据权利要求1所述的电子装置，其中所述副级包含单个高压侧晶体管和单个低压侧晶体管，其中所述高压侧晶体管的源极、栅极和块体联接到所述第一供电电压，并且所述高压侧晶体管的漏极联接到所述低压侧晶体管的源极和栅极，并且其中所述低压侧晶体管的块体联接到所述第二供电电压，并且所述第二节点联接到所述低压侧晶体管的漏极。

7.根据权利要求7所述的电子装置，其中所述高压侧晶体管是联接到作为第一供电电压的正供电电压的PMOS晶体管，并且所述低压侧晶体管是联接到作为第二供电电压的负供电电压的NMOS晶体管。

8.根据权利要求7所述的电子装置，包含第一集成电路或子电路和第二集成电路或子电路，其中所述ESD保护电路的所述输入端联接到所述第一集成电路或子电路，并且所述ESD保护电路的所述输出端联接到所述第二集成电路。