[发明专利]浅沟槽隔离结构、包含其的晶体管及其制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及浅沟槽隔离结构、包含其的晶体管及其制作方法。

背景技术

随着MOS器件特征尺寸的不断缩小，晶体管之间的空间也相应的缩小，因此将所有元件嵌入到非常有限的空间变得越来越有挑战性，这对于重叠和其他工艺提出了巨大的挑战。

另外，对于应力工程的使用（例如eSiGe、eSi:C）需要保护浅沟槽隔离结构（STI）的拐角。通常这需要使用假栅来保护拐角，这使得更难缩小面积。

另外，因为使用高K栅电介质作为栅电介质，用氮化物作为侧墙来密封STI以防止氧化物与高k栅电介质相互作用。然而，在STI中必须使用氧化物来形成与衬底（例如Si）的良好界面。

发明内容

为了解决上述问题，本发明一方面提供一种浅沟槽隔离（STI）结构的制作方法，其特征在于包括如下步骤：

提供半导体衬底；

在所述半导体衬底中形成多个第一沟槽，其中所述多个第一沟槽分别包括具有上窄下宽形状的上部分；

在所述第一沟槽内填充有氧化物层；

在所述氧化物层中形成第二沟槽，其中在第一沟槽的顶部处，所述第二沟槽的横向宽度与第一沟槽的横向宽度相同；

在所述第二沟槽中填充氮化物层，以使得在第二沟槽顶部处，所述氮化物层密封所述氧化物层。

本发明另一发明提供一种STI结构，其特征在于包括：

半导体衬底；

沟槽，形成在所述半导体衬底中，其中所述沟槽包括具有上窄下宽形状的上部分；

氧化物层，填充在所述沟槽中；以及

氮化物层，嵌入在所述氧化物层中，其中所述氮化物层从氧化物层顶部延伸进入所述氧化物层内，并且在沟槽顶部处，所述氮化物层的横向宽度等于所述氧化物层的横向宽度，以使得在沟槽顶面处，所述氮化物层密封所述氧化物层。

本发明再一方面提供一种MOS器件的制作方法，包括如下步骤：

提供具有如权利要求7所述的STI结构的半导体衬底；

在所述半导体衬底中形成有源区；

在有源区上形成栅极堆叠；

在栅极堆叠两侧的有源区内形成源/漏区；

在源/漏区内、相邻相应的STI结构形成凹槽；

在所述凹槽内外延形成应力元件；

形成层间介电层；以及

形成源/漏接触。

本发明再一方面提供一种MOS器件，包括：

具有如权利要求7所述的STI结构的衬底；

有源区，在所述半导体衬底中形成；

栅极堆叠，在有源区上形成；

源/漏区，在栅极两侧的有源区内形成；

凹槽，在源/漏区内、相邻相应的STI结构形成；

应力元件，在所述凹槽内外延形成；

层间介电层；以及

源/漏接触。

技术效果：

总之，在本发明中，倒转形状能够在用于形成应力元件（例如eSiGe或eSi:C）的源/漏凹槽期间保护Si的拐角。

使用较小的顶部开口结构，夹持结构氮化物能够完全密封STI，这能够防止STI氧化物和高K栅电介质的相互作用。

附图说明

通过参考以下描述和用于示出各个实施例的附图可以最好地理解实施例。在附图中：

图1示出根据本发明的半导体衬底的截面图；

图2示出在半导体衬底上形成掩模后的结构的截面图；

图3a、3b示出在衬底中形成两种形状的沟槽后的结构的截面图；

图4示出在沟槽中填充氧化物后的结构的截面图；

图5示出在沟槽内形成另外的开口后的结构的截面图；

图6示出沉积氮化物后的结构的截面图；

图7示出平坦化至沟槽顶面后的结构的截面图；

图8示出形成凹槽后的结构的截面图；以及

图9示出在凹槽内形成应力元件后的结构的截面图。

具体实施方式

下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。