[发明专利]一种功率半导体芯片及其制备方法

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种功率半导体芯片及其制备方法。

背景技术

在很多电力电子器件的应用领域，常常将许多功率半导体芯片（如IGBT、MOSFET等）并联在一起来实现目标功率等级。功率半导体芯片的并联应用非常普遍，包括模块级、衬板级及芯片级的并联。此外，在每个芯片的内部的数万个元胞之间也是以并联的形式来排列的。对于并联的每一个重复单元，使其具有均匀的电流、相同的开关速度，是最好的保护措施及提高可靠性的手段。

目前，最常用的手段是如图1所示的在衬板或基板上串联栅极电阻，以控制衬板或基板级的开关速度，改善衬板或基板级均流性能。该常用手段具有如下缺点：

首先，增加了电阻焊接区，从而增加了衬板或基板面积，使得衬板或基板的结构设计变得复杂，降低了装置可靠性；

其次，电阻的体积很小，与衬板焊接工艺不兼容，增加了封装工艺的难度，降低了工艺效率。

再次，电阻的阻值误差大，耐高温特性不好，限制了衬板或基板的高温焊接工艺；

最后，由于一个衬板或基板上有多个功率半导体芯片，在衬板或基板上串联栅电阻即使改善了衬板级或基板级的开关速度与均流特性，也不能保证每个功率半导体芯片都具有良好的开关速度与均流特性。

后来提出了一种在芯片内部串联一个栅电阻的方法，以改善芯片之间的均流。该方法虽然能够在一定程度上改善芯片级均流，但是无法从根本上解决不均流的问题。这是因为，一个芯片由数万个元胞并联而成，仅在芯片内部串联一个栅极电阻，元胞与元胞之间的开关速度仍然存在差异，元胞与元胞之间仍然存在不均流。

发明内容

有鉴于此，本发明提供了一种功率半导体芯片及其制备方法，以实现元胞级的开关速度控制，并改善元胞级的均流特性。

为了解决上述技术问题，本发明提供了一种功率半导体芯片，包括N个并联的元胞单元，至少一个所述元胞单元包括，

设置有半导体结构的衬底，所述衬底表面包括第一子表面、第二子表面和第三子表面，所述第三子表面为所述衬底表面中心所在的区域，第二子表面包围所述第三子表面，第一子表面包围所述衬底表面第二子表面；

依次形成于所述第一子表面之上的栅氧化层、多晶硅层，所述多晶硅层由第一区域和第二区域组成，所述第一区域至少包括第一子区域，所述第一子区域为位于所述多晶硅层靠近边缘的外围闭合区域；

所述元胞单元还包括形成于所述第一区域之上的金属硅化物层、覆盖所述第二区域和所述衬底第二子表面之上的绝缘层、覆盖所述绝缘层和所述金属硅化物层的钝化层、以及覆盖所述钝化层和所述衬底第三子表面的金属化层。

优选的，所述第一区域的上表面低于所述第二区域的上表面。

优选的，所述第一子区域的宽度在1～5μm之间。

优选的，所述第一子区域的边缘轮廓与所述元胞单元的边缘轮廓相似。

优选的，所述第一区域的中心与所述元胞单元的中心重合。

优选的，所述第一区域还包括位于所述第一子区域内侧的第二子区域，所述第二子区域的边缘轮廓与所述第一子区域的边缘轮廓相同，且所述第一子区域和所述第二子区域之间的距离大于5μm并且小于所述元胞单元宽度的1/2。

优选的，所述第一区域还包括均匀分布在所述第一子区域和第二子区域之间的至少一个第三子区域；所述第三子区域的边缘轮廓与所述第一子区域的边缘轮廓相似，相邻所述子区域之间的间距为5～10μm。

优选的，所述第一区域还包括均匀分布在所述第一子区域和所述第二子区域之间的若干个第四子区域。

优选的，所述第四子区域的中心关于所述元胞单元的中心成中心对称分布。

优选的，所述第一区域还包括至少一条连接第一子区域和第二子区域并贯穿至少一个所述第四子区域的连接条。

优选的，所述第一区域还包括均匀分布在所述第三子区域上的若干个第四子区域。

优选的，所述第一区域还包括至少两条连接第一子区域和所述第二子区域的连接条，相邻所述连接条之间的夹角相等。

相应地，本发明还提供了一种功率半导体芯片的制备方法，所述功率半导体芯片包括N个并联的元胞单元，所述元胞单元的制备方法，包括，

提供一设置有半导体结构的衬底，所述衬底表面包括第一子表面、第二子表面和第三子表面，所述第三子表面为所述第一表面中心所在的区域，第二子表面包围所述第三子表面，第一子表面包围所述第二子表面；

在所述第一子表面的上方依次形成栅氧化层、多晶硅层；