[发明专利]一种基于FPGA的PCI Express数据传输控制方法

说明书

技术领域

本发明涉及一种基于FPGA的PCI Express数据传输控制方法。

背景技术

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，作为专用集成电路（ASIC）领域中的一种半定制电路而出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

利用FPGA来实现PCI Express的最大理由是它的可重构性。对PCI Express这种新技术，规格处在不断变化的阶段，当规格变更时，通过可重构性可对应的更改，对原设计进行软件编程来实现版本的升级。采用一些FPGA内置高速收发器模块和可编程结构，如Xilinx的Virtex系列，其内置高速收发器(Rocket IOTMGTP收发器)可以支持PCI Express协议所需的2.5Gbps速率，8B／10B编解码能从数据中可靠地提取时钟，实现时钟恢复，可以降低成本和难度，减少设计难度和周期。

目前市场上很少有公开的PIPE Core的传输层的数据传输控制具体的技术，目前已知的一些控制技术存在以下问题：

1、速度不高，主机驱动程序和设备间的数据交换速度仅能达到150MBytes/s；

2、接口不同，市场上的产品采用的是记录有传输双方起始地址和长度的控制块的结构，其特点是适应性较好，但是有3个缺点：1）接口的数据宽度不够，不符合我公司产品大容量数据传输的要求；2）接口要在驱动和设备上占用内存，不符合我公司产品数据传输的要求；3）准备时间长，间接影响了速度；

3、扩展性差，仅能使用FPGA内部RAM，不能方便地使用各种内存。

发明内容

本发明的目的在于克服现有技术的不足，提供一种数据传输速度高，接口的数据宽度可自定义，符合大容量数据传输的要求，接口在驱动和设备上不占用内存，不影响驱动和设备的工作效率；传输控制准备时间短，提高传输速度的一种基于FPGA的PCI Express数据传输控制方法。

本发明的目的是通过以下技术方案来实现的：一种基于FPGA的PCI Express数据传输控制方法，它包括以下步骤：

S1：输入时钟信号clock和复位信号reset；

S2：如果reset复位信号输入线为高电平，则状态机状态变为master，并执行以下操作：

S201允许数据交换请求；

S202允许新一轮数据传输；

S203：节拍计数器清零；

S3：允许进行数据传输后，立刻响应以下操作，此过程中状态机状态保持master状态：

S301：检查数据传输接口状态是否有一个或多个数据传输请求，若有多个数据传输请求，则从最高级别请求开始响应；

S302：配置要传输的slave模块；

S303：数据传输模式控制；

S304：执行数据传输；

S305：节拍计数器计数；

S4：数据传输完成后，数据传输模式变为结束传输模式，结束数据传输；

S5：reset复位信号输入线为低电平以后，状态机立刻响应slave输入控制操作，转化为slave状态，执行以下操作：

S501：slave状态设置；

S502：被动执行其他master的操作，但不计数，也不转换数据传输模式。

所述的步骤S303中的数据传输模式控制包括单数据传输、增量传输、4拍传输、4拍增量传输、8拍传输、8拍增量传输、16拍传输、16拍增量传输中的任意一种。

本发明的有益效果是：

1、数据传输速度高，主机驱动程序和设备间的数据交换速度能达到172MBytes/s, 即使RAM接口变化也能保持传输速度不变化；

2、接口的数据宽度可自定义，符合大容量数据传输的要求，接口在驱动和设备上不占用内存，不影响驱动和设备的运行速度；传输控制准备时间短，提高传输速度；