[发明专利]基于FPGA的PCI Express主机到设备的数据传输速度测试方法

说明书

技术领域

本发明涉及一种基于FPGA的PCI Express主机到设备的数据传输速度测试方法，属于计算机技术领域。

背景技术

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，作为专用集成电路（ASIC）领域中的一种半定制电路而出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

利用FPGA来实现PCI Express的最大理由是它的可重构性。对PCI Express这种新技术，规格处在不断变化的阶段。当规格变更时，通过可重构性可对应的更改，对原设计进行软件编程来实现版本的升级。采用一些FPGA内置高速收发器模块和可编程结构，如Xilinx的Virtex系列，其内置高速收发器(Rocket IOTMGTP收发器)可以支持PCI Express协议所需的2.5Gbps速率，8B／10B编解码能从数据中可靠地提取时钟，实现时钟恢复，可以降低成本和难度，减少设计难度和周期。FPGA供应商专门针对PCI Express对FPGA中的模块和IP核进行了测试，保证了产品的兼容性。

目前市场上没有标准的测试PCI Express设备和主机驱动程序之间交换数据的速度的具体的技术，目前已知的一些测试技术存在以下问题：

1、速度不高，主机驱动程序和设备间的数据交换速度仅能达到150MBytes/s； 

2、测试主机驱动程序和设备之间交换速度的标准不同，目前没有客观的测试方法。

发明内容

本发明的目的在于克服现有技术的不足，提供一种测试速度快，每次驱动程序设置设备读数据以后就可以读出计数器的值，立刻可以计算出传输的速度，计数期间不受主机等其他外部影响，测试客观性好，测试结果准确的基于FPGA的PCI Express主机到设备的数据传输速度测试方法。

本发明的目的是通过以下技术方案来实现的：基于FPGA的PCI Express主机到设备的数据传输速度测试方法，它包括以下步骤：

S1：对FPGA的传输层进行修改，在其中加入测试主机和设备之间数据传输速度的测速代码；

S2：设置一个读设备性能计数器；

S3：所述的测速代码读取所述的读设备性能计数器的计数值，并按以下方法计算主机到设备的数据传输速度：

S=V/(C/H)=V*H/C，其中，S为设备读数据的速度即主机到设备的数据传输速度，单位为Mbyte/s，C为设备性能计数器的计数值；H为设备的时钟的频率，单位为MHz；V为设备从驱动内存读回的数据的字节数，单位为byte。

所述的读设备性能计数器采用硬件语言描述程序设计。

所述的读设备性能计数器的宽度是32bit。

读设备性能计数器的运行在内存空间，驱动程序只能读出不能写入。

读设备性能计数器的加1的操作发生在是设备时钟信号的上升沿。

读设备性能计数器加1的操作的允许条件是设备处于正常工作条件下和驱动程序设置设备要求设备从主机内存读数据的时刻。

读设备性能计数器加1的操作的终止条件是设备处于正常工作条件下和设备按照驱动程序的要求从主机内存读完全部数据的时刻，此时读设备性能计数器不再计数，保持计数值不变。

读设备性能计数器的清零条件只能是设备的整个发送接收状态机复位时，其他情况下计数值都会保持不变。

本发明的有益效果是：

1、测试速度快，每次驱动程序设置设备读数据以后就可以读出计数器的值，立刻可以计算出传输的速度；

2、计数期间不受主机等其他外部影响，测试客观性好，测试结果准确；

3、只需要在设备上设计一个计数器就，操作简单，开销小，不占用系统的资源，不影响数据传输效率。

具体实施方式