[发明专利]用于在计算机系统中传递中断的技术

权利要求书

1.一种装置，包括：

第一寄存器，用于存储中断目的地标识符ID；

第二寄存器，用于存储中断向量；

第三寄存器，用于存储中断命令寄存器ICR偏移；

逻辑单元，用于将中断信息从至少第一代理传递到至少第二代理，其中所述逻辑单元包括在不访问存储器映射的输入/输出MMIO区的情况下传递通过指令操纵的中断信息的中断控制接口ICI，并且与遗产ICI共存；

所述第一代理用于响应于确定ICR可用经由非高速缓存的MMIO写入操作将目的地ID部分存储在第一存储器位置，并且执行所述指令以将所述第一和第二寄存器的内容写入第三寄存器的ICR偏移地址；以及

所述第二代理用于将中断向量存储到第二存储器位置。

2.如权利要求1所述的装置，其特征在于，所述第二代理进一步用于经由非高速缓存的MMIO写入操作将被置为无效的传递状态位和中断向量存储到第二存储器位置。

3.如权利要求1所述的装置，其特征在于，所述中断控制接口包括用来存储表明至少一个待发送中断的状态信息的ICR。

4.如权利要求3所述的装置，其特征在于，所述ICR包括向量字段。

5.如权利要求4所述的装置，其特征在于，所述ICR包括模式字段。

6.如权利要求1所述的装置，其特征在于，所述指令对应于分别从专用模型寄存器MSR读取信息或向专用模型寄存器MSR写入信息的操作。

7.如权利要求1所述的装置，其特征在于，所述中断控制接口进一步向高级可编程中断控制器APIC传递中断信息或从高级可编程中断控制器APIC传递中断信息。

8.如权利要求7所述的装置，其特征在于，所述中断控制接口进一步支持与所述APIC的遗产通信和与所述APIC的非遗产通信。

9.如权利要求8所述的装置，其特征在于，所述APIC是多个本地APIC之一，其中所述每一个APIC对应于不同的代理。

10.一种方法，包括：

在不使用存储器映射输入/输出MMIO存储的情况下经由包括一个或多个专用模型寄存器MSR的中断命令寄存器ICR传递中断，其中传递所述中断包括：

在第一通用寄存器中存储所述中断的目标地址；

在第二通用寄存器中存储中断模式和向量信息；

在第三通用寄存器中存储ICR偏移地址；

执行将所述目标地址和所述模式和向量信息写入ICR偏移地址的指令；

与遗产中断控制接口ICI共存，其中共存包括：

响应于确定ICR可用，执行经由非高速缓存的MMIO写入操作将目标地址的一部分写入第一存储器位置的第一操作；

响应于所述写入ICR偏移地址，执行第二操作，以将中断向量信息存储到第二存储器位置。

11.如权利要求10所述的方法，其特征在于，响应于所述写入ICR偏移地址，执行第二操作，以与遗产ICI共存还包括将被置为无效的传递状态位存储到第二存储器位置。

12.如权利要求11所述的方法，其特征在于，与遗产ICI共存还包括当所述传递状态位被置为无效时执行未高速缓存的MMIO读取。

13.如权利要求12所述的方法，其特征在于，与遗产ICI共存还包括经由非高速缓存的MMIO写入操作将被置为无效的所述传递状态位和中断向量信息存储到第二存储器位置。

14.一种系统，包括：

存储器，用于存储至少读和写指令；

多个处理器，耦合到所述存储器并且具有多个高级可编程中断控制器APIC，其中所述多个APIC中的每一个都能在不向所述存储器中的存储器映射的输入/输出MMIO地址空间写入中断信息或从其中读取中断信息的情况下，使用所述至少读和写指令经由中断命令寄存器ICR接口传递中断信息，并且其中所述系统支持遗产和ICR接口；

所述多个处理器中的一处理器，支持遗产接口，用于响应于确定ICR可用，利用非高速缓存的MMIO写入操作，经由处理器间的中断IPI发送中断，将ICR目的地标识符高部分存储到第一ICR高部分存储器位置；以及用于经由第二非高速缓存的MMIO写入操作将中断向量和模式存储到第二ICR低位存储器位置。