[发明专利]使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法及测试方法有效
申请号: | 201310268650.X | 申请日: | 2013-06-28 |
公开(公告)号: | CN103365976A | 公开(公告)日: | 2013-10-23 |
发明(设计)人: | 俞洋;刘旺;陈诚 | 申请(专利权)人: | 哈尔滨工业大学 |
主分类号: | G06F17/30 | 分类号: | G06F17/30;G06F17/50 |
代理公司: | 哈尔滨市松花江专利商标事务所 23109 | 代理人: | 张宏威 |
地址: | 150001 黑龙*** | 国省代码: | 黑龙江;23 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 perl 语言 电路 xdl 级网表 描述 进行 面向 应用 测试 修改 方法 | ||
技术领域
本发明涉及一种对电路XDL级网表描述进行面向应用的测试修改方法及测试方法。
背景技术
一般来说,一个FPGA设计的基本流程分为如下几步,如图1所示:在上面几个步骤中,通过综合工具将HDL语言,原理图等设计输入翻译成由与、或、非等逻辑门和RAM、触发器等基本逻辑单元组成的逻辑连接(网表),并根据目标和要求优化所生成的逻辑连接,从而生成EDF文件(EDA工业标准文件)。然后进行功能仿真,验证设计的功能,在满足功能之后使用实现(Implement)工具,将综合输出的逻辑网表翻译成所选器件的底层模块的硬件原语,将设计映射到器件结构上,进行布局布线,达到在选定器件上实现设计的目的。此后通过时序验证使设计达到要求的时序约束,最后生成相应的可以下载到FPGA中的下载编程文件,实现芯片编程。
发明内容
本发明是为了解决现有对电路XDL级网表描述进行面向应用的测试修改的正确性和有效性差的问题,从而提供一种使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法。
使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法,其特征是:它的方法为:
使用Xilinx提供的XDL工具将NCD文件转换为XDL文件,然后使用适用于文本处理的Perl语言修改XDL文件,最后通过XDL工具将修改后的XDL文件转成NCD文件,获得最后的配置文件,完成对电路XDL级网表描述进行面向应用的测试修改。
XDL文件是文本格式的可读文件。
使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法具体为:
步骤一、使用ISE将综合后网表NCD文件转换为可读的XDL文件;
步骤二、分析XDL文件并借助FPGAEditor工具提取出布局布线、CLB配置的信息;
步骤三、根据布局布线的信息制作用户约束文件,即:UCF文件,指定CLB的位置;
步骤四、对电路XDL级网表描述进行修改,获得最终用来测试的NCD文件。
基于上述方法所述的使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法的互连测试方法,
将待测试电路中的LUT的配置分别修改成全与逻辑或全或逻辑,进而实现互连测试。
所述互连测试方法具体为:
将待测试电路中的LUT的配置分别修改成全与逻辑,
使用XDL工具将修改后的XDL文件转换为NCD文件,作为互连测试中第一次测试配置的配置文件;
再将待测试电路中的LUT的配置分别修改成全或逻辑,
修改完所有的LUT后,转换成NCD文件,作为第二次测试配置的配置文件,进而对电路XDL级网表描述进行面向应用的互连测试。
基于使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法的逻辑测试方法,
在未使用的CLB中添加测试向量生成器和响应分析器,并将测试向量生成器的输出连接到待测LUT的输入端,将LUT的输出端连接到相应分析器上,进而对电路XDL级网表描述进行面向应用的测试修改方法的可编程逻辑资源测试。
LUT为具有n个输入端,n为正整数,对电路XDL级网表描述进行面向应用的测试修改方法的可编程逻辑资源测试的方法具体为:
采用一个n位的计数器作为测试向量生成器,使用Verilog硬件设计语言实现;
计数器的添加为在源代码中添加,具体为:
将用Verilog代码构建的模块添加到源代码中,并在原设计代码中增加一个时钟信号和一个复位信号供计数器使用;
然后进行编译综合,将计数器放置到未使用的slice中;将综合后的NCD文件转化为XDL文件,删除待测LUT的输入端的布线;
再然后通过创建连接关系,将计数器信号连接到LUT上,并修改XDL文件,创建计数器输出端与待测LUT输入端之间的连接;进而实现对电路XDL级网表描述进行面向应用的测试修改方法的可编程逻辑资源测试。
本发明提高了现有对电路XDL级网表描述进行面向应用的测试修改的正确性和有效性。
附图说明
图1是本发明背景技术中所述的FPGA设计的基本流程图;
图2是本发明所述的自动PAR的原理示意图;
图3是使用UCF指定slice位置的原理示意图;
图4是添加计数器的原理示意图;
图5是删除LUT输入端布线的原理示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学,未经哈尔滨工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310268650.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:基于幻灯片播放的内容动态调整方法
- 下一篇:数据库稽核系统合规性快速检验方法