[发明专利]衬底间通孔连接结构及其制造方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种衬底间通孔连接结构及其制造方法。

背景技术

随着半导体制造工艺的发展，器件尺寸逐渐逼近物理极限的限制，3D集成技术逐渐成为技术发展的主流方向。3D集成技术是指将多层平面器件堆叠起来，通过穿透硅通孔实现在竖直方向上的互连。其中穿透硅通孔技术(TSV，through silicon via，也简称硅通孔技术)是实现3D集成电路中堆叠芯片互连的关键技术方案，与传统的带裁封装方法(TCP，tape carrier package)相比，TSV能够使芯片堆叠密度更大、芯片之间的互连线更短、外形尺寸更小，并且大大改善芯片速度和功耗性能。

TSV技术按通孔的形成顺序来分，通常可分为先通孔(via first)和后通孔(via last)。在衬底制造CMOS或BEOL步骤之前完成硅通孔通常被称作Via-first。此时，TSV的制作可以在Fab厂前段金属互连之前进行，实现core-to-core的连接，该方案目前在微处理器等高性能器件领域研究较多。Via-first也可以在CMOS完成之后再进行TSV的制作，然后完成器件制造和后段的封装。而将TSV放在封装生产阶段，通常被称作Via-last，该方案的优势是可以不改变现有集成电路流程和设计。目前，部分厂商已开始在高端的Flash和DRAM领域采用Via-last技术，即在芯片的周边进行通孔，然后进行芯片或衬底的层叠。

下面以先通孔的工艺制程为例，简要说明TSV技术的过程：参照图1A，先在第一衬底101上制造半导体器件(未图示)，形成器件间的金属互连(仅图示了最上层的金属层103)和介质层102；参照图1B，然后刻蚀所述介质层102和第一衬底101，形成TSV通孔110以及与金属层互连的沟槽111和通孔112；之后，参照图1C，形成阻挡层(Barrier layer)104，通常阻挡层104为TaN，以防止后续沉积金属时扩散到介质层102中；参照图1D，填充金属，完成TSV通孔110的填充，形成金属通孔以及与金属层的互连，并形成金属键合垫107，金属键合垫107用于在后续的步骤中与第二衬底的金属键合垫键合形成衬底间的互连；参照图1E，与另一形经过上述处理的第二衬底106进行键合，完成两片衬底间的互连；参照图1F，在上述结构上形成用于与下一衬底键合的金属键合垫106，这样就可以完成多片衬底间的堆叠，将多层平面器件通过TSV通孔在竖直方向上互连。

在实际生产过程中，发明人发现TSV通孔结构中，介质层-阻挡层-金属通孔的结构在检测中易发生分离的现象，影响产品可靠性和良率。

发明内容

本发明提供一种衬底间通孔连接结构及其制造方法，以解决现有技术介质层-阻挡层-金属通孔的结构在检测中易发生分离的现象，影响产品可靠性和良率的问题。

发明人经过大量试验和数据分析，发现介质层-阻挡层-金属通孔出现分离的原因是TSV结构和制造工艺在生产过程中产生的应力大于传统的阻挡层和金属之间的粘附力，从而导致分离现象的发生。

为解决上述技术问题，本发明提供一种衬底间通孔连接结构，包括：第一衬底和第二衬底，形成于所述第一衬底和第二衬底之间的介质层和形成于所述第一衬底、介质层和第二衬底中的通孔，填充于所述通孔中的金属通孔，以及形成于所述金属通孔与所述介质层间的阻挡层，所述阻挡层包括TaN层和BCB树脂层。

可选的，所述TaN层厚度为

可选的，所述BCB树脂层的厚度为

可选的，所述金属通孔的材质为铜或铜的合金。

根据本发明的另一面，本发明还提供上述衬底间通孔连接结构的制造方法，所述方法包括：

提供第一衬底，所述第一衬底上形成有介质层，所述介质层和第一衬底中形成有通孔；

在所述第一衬底上形成阻挡层，所述阻挡层包括依次形成的TaN层和BCB树脂层；

进行金属填充，完成通孔的填充，形成金属通孔；

提供经过上述相同步骤的第二衬底，与所述第一衬底进行键合工艺，完成第一衬底和第二衬底间的金属通孔连接。

本发明还提供上述衬底间通孔连接结构的另一制造方法，包括：

提供第一衬底，所述第一衬底上形成有介质层，所述介质层上形成有第二衬底，所述介质层、第一衬底和第二衬底中形成有通孔；

在所述通孔侧壁形成阻挡层，所述阻挡层包括依次形成的TaN层和BCB树脂层；

进行金属填充，完成通孔的填充，形成金属通孔。