[发明专利]具有电阻性多晶路由的触发器电路

说明书

本发明涉及一种具有电阻性多晶路由的触发器电路。一种锁存器电路具有三态门和反向三态门，其共享相同的互补控制。当三态门被关断时，反向三态门锁定三态门的输出。互补的控制信号包括第一未掺杂多晶硅带。反向三态门的输出可经由第二未掺杂多晶硅带耦接至三态门的输出。

技术领域

本发明总的来说涉及集成电路，尤其涉及具有电阻性多晶路由(resistive polyrouting)的触发器电路。

背景技术

对于高性能SOC来说，触发器(FF)性能是一项关键因素，不仅就功能操作而言，而且对于布局和路由(走线)来说也是如此。减少FF单元(在芯片内其被复制多次)内的金属连接，可使得FF上更多的金属路由迹线可用，这允许更高的SOC可路由性。

传统的主-从FF(MS-FF)包括两个锁存器，每个锁存器通过利用反馈回路保持数据。MS-FF的设计引起了至少两个问题。首先，反馈环路将减慢数据从一个状态到另一状态的变化。其次，内部的反相时钟和非反相时钟未彼此对准，这导致相对大的建立和保持时间。

克服了上面提到的问题的FF设计将是有利的。

发明内容

根据本发明一个方面，提供了一种锁存器电路，包括：三态门，具有输入、输出，并且接收互补的控制信号；反向三态门，具有输入、输出，并且与所述三态门共享所述互补的控制信号，其中所述反向三态门被配置成当所述三态门被关断时锁定所述三态门的输出；第一未掺杂多晶硅带，用于产生所述互补的控制信号中的一个；以及第二未掺杂多晶硅带，其耦接在所述三态门的输出和所述反向三态门的输入之间。

根据本发明另一方面，提供了一种锁存器电路，包括：三态门，具有输入、输出，并且接收互补的控制信号；反向三态门，具有输入和输出，该输入连接至所述三态门的输出，并且与所述三态门共享所述互补的控制信号；反相器，连接在所述三态门的输出和所述反向三态门的输出之间，其中所述反向三态门在所述三态门被关断时锁定所述三态门的输出；第一未掺杂多晶硅带，其接收时钟信号，并产生所述互补的控制信号中的一个；以及第二未掺杂多晶硅带，其耦接在所述三态门的输出和所述反向三态门的输入之间。

根据本发明另一方面，提供了一种触发器电路，包括：第一锁存器电路，具有：第一三态门，具有输入、输出，并且接收互补的控制信号；和第一反向三态门，具有输入、输出，并且与所述第一三态门共享所述互补的控制信号，其中所述第一反向三态门被配置成当所述第一三态门被关断时锁定所述第一三态门的输出；和第二锁存器电路，其与所述第一锁存器电路串联，第二锁存器电路具有：第二三态门，其与所述第一三态门共享所述互补的控制信号，其中所述第二三态门被配置成处于与所述第一三态门相反的导通/关断状态；和第二反向三态门，其与所述第一三态门共享相同的互补的控制信号，其中所述第二反向三态门被配置成当所述第二三态门被关断时锁定所述第二三态门的输出，其中所述互补的控制信号包括第一未掺杂多晶硅带，并且所述第一反向三态门的输出经由第二未掺杂多晶硅带耦接至所述第一三态门的输出，以及所述第二反向三态门的输出经由第三未掺杂多晶硅带耦接至所述第二三态门的输出。

附图说明

当结合附图阅读时将更好地理解本发明优选实施方式的下列详细描述。本发明通过示例方式说明，且不受限制于附图，其中相同的附图标记指示类似的元件。

图1是传统锁存器电路的示意性电路图；

图2A和2B是根据本发明实施例的锁存器电路的示意性电路图；

图3a是根据本发明实施例的主-从FF的示意性电路图，而图3b是根据本发明实施例的FF电路的布局图；

图4是本发明另一实施例的FF电路的示意性电路图；

图5是本发明又一示例性锁存器电路的示意性电路图；以及

图6是本发明再一示例性锁存器电路的示意性电路图。