[发明专利]应力控制的HEMT

权利要求书

1. 一种晶体管器件，包括：

异质结构主体，其包括源极、与所述源极间隔开的漏极以及所述源极和所述漏极之间的二维电荷载流子气体通道；以及

压电栅极，其在所述异质结构主体上，并且可操作成通过响应于被施加至所述压电栅极的电压而增加或减少施加至所述异质结构主体的力，来控制所述压电栅极下方的所述通道。

2. 如权利要求1所述的晶体管器件，进一步包括被介入所述异质结构主体和所述压电栅极之间的钝化层。

3. 如权利要求1所述的晶体管器件，进一步包括：

第一电导体，其将所述源极连接至所述压电栅极的第一侧；以及

第二电导体，其与所述第一电导体分离，并且与所述压电栅极的不同于所述第一侧的第二侧接触。

4. 如权利要求1所述的晶体管器件，进一步包括在所述压电栅极的背朝所述异质结构主体的侧面上的电极。

5. 如权利要求1所述的晶体管器件，其中所述异质结构主体包括GaN层上的GaN合金层，并且其中所述二维电荷载流子气体通道是在所述GaN合金层和所述GaN层之间的界面附近的二维电子通道。

6. 如权利要求5所述的晶体管器件，其中所述GaN合金层是具有至少10 nm的厚度的AIGaN层，并且其中所述压电栅极是100 nm或者更薄。

7. 如权利要求5所述的晶体管器件，其中，所述GaN合金层具有由所述GaN合金层和所述GaN层之间的晶格失配所引起的内在应力，并且其中，所述压电栅极可操作成抵消所述GaN合金层中的内在应力，使得所述通道在所述压电栅极下方被中断，并且在不存在被施加至所述压电栅极的电压的情况下，所述晶体管器件是常关的。

8. 如权利要求5所述的晶体管器件，其中，所述GaN合金层具有由所述GaN合金层和所述GaN层之间的晶格失配所引起的内在应力，并且其中，所述压电栅极可操作成响应于被施加至所述压电栅极的电压来抵消或增加所述GaN合金层中的内在应力。

9. 如权利要求1所述的晶体管器件，其中所述压电栅极包括氧化锌或者压电三元化合物。

10. 如权利要求1所述的晶体管器件，其中所述压电栅极与所述异质结构主体直接接触。

11. 如权利要求1所述的晶体管器件，其中所述压电栅极被置于所述异质结构主体中的凹进处中。

12. 一种半导体器件，包括：

异质结构主体；

第一掺杂区域，其在所述异质结构主体中；

第二掺杂区域，其在所述异质结构主体中与所述第一掺杂区域间隔开；

二维电荷载流子气体通道，其在所述异质结构主体中处于所述第一和第二掺杂区域之间；以及

栅极结构，其用于控制所述通道，所述栅极结构包括压电材料和与所述压电材料接触的电导体。

13. 如权利要求12所述的半导体器件，进一步包括钝化层，其被介入所述异质结构主体和所述压电材料之间。

14. 如权利要求12所述的半导体器件，其中所述压电栅极包含氧化锌或者压电三元化合物。

15. 如权利要求12所述的半导体器件，其中所述压电栅极与所述异质结构主体直接接触。

16. 如权利要求12所述的半导体器件，其中所述压电栅极被置于所述异质结构主体中的凹进处中。

17. 如权利要求12所述的半导体器件，其中，所述异质结构主体具有由所述异质结构主体的不同层之间的晶格失配所引起的内在应力，并且其中，所述压电栅极可操作成响应于被施加至所述压电栅极的电压来抵消或增加所述异质结构主体中的内在应力。

18. 一种制造半导体器件的方法，所述方法包括：

提供异质结构主体，其具有第一掺杂区域、与所述第一掺杂区域间隔开的第二掺杂区域以及在所述第一和第二掺杂区域之间的二维电荷载流子气体通道；以及

在所述异质结构主体上形成栅极结构，用于控制所述通道，所述栅极结构包括压电材料和与所述压电材料接触的电导体。