[发明专利]针对采用变长指令集的流水线结构处理器的取指方法

说明书

技术领域

本发明涉及一种取指方法，尤其是涉及一种针对采用变长指令集的流水线结构处理器的取指方法。

背景技术

所谓指令集，就是CPU中用来计算和控制计算机系统的一套指令的集合，而每一种新型的CPU在设计时就规定了一系列与其他硬件电路相配合的指令系统。而指令集的先进与否，也关系到CPU的性能发挥，它也是CPU性能体现的一个重要标志。

在技术飞快发展的现代，由于ASIP的设计越来越复杂，指令集的设计也不再局限于传统的RISC模式，VLIW和SIMD等技术也已经广泛应用于指令集设计当中。VLIW：(Very Long Instruction Word，超长指令字)一种非常长的指令组合，它把许多条指令连在一起，增加了运算的速度。SIMD：(Single Instruction Multiple Data，单指令多数据流)能够复制多个操作数，并把它们打包在大型寄存器的一组指令集，以同步方式，在同一时间内执行同一条指令。在通用处理器设计的过程中，指令集往往是定长的，而在针对特殊领域的处理器的设计中，指令集的设计也渐渐复杂，为了节省指令存储器的空间，降低其压力，最好的方法是设计变长指令集，对于复杂功能的指令，如VLIW、SIMD等类型的指令，可分配较长的指令长度，对于简单功能的指令可以分配较短的指令长度。这时除了处理器的处理单元，译码单元需要重新设计，处理器的取指策略也需要重新考量，在不增加指令存储器深度以及不降低处理器流水线的吞吐量的条件下，保证取指的正确。

发明内容

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种针对采用变长指令集的流水线结构处理器的取指方法，该方法可以解决变长指令集的取指问题，同时保证指令存储器深度不增加以及处理器流水线的吞吐量不降低。

本发明的目的可以通过以下技术方案来实现：

一种针对采用变长指令集的流水线结构处理器的取指方法，包括：

流水线的取指级，包含指令存储器、取指地址寄存器、取指判决单元；

流水线的译码级，包含指令译码模块、译码地址寄存器位；

指令数据循环缓冲区，该指令数据循环缓冲区为流水线的取指级和流水线的译码级之间的流水线寄存器；

其中，所述的指令存储器的宽度为单条指令最大长度，且不同长度的指令在指令存储器中连续存储，所述的指令译码模块对指令数据进行译码，并通过对取指地址寄存器和译码地址寄存器进行逻辑判断，决定下一个周期是否取指，将结果反馈至流水线的取指级，所述的指令数据循环缓冲区用于缓存取入的指令数据，并通过取指地址寄存器和译码地址寄存器控制指令数据的更新。

所述的指令存储器满足以下条件：

a、指令的长度满足表达式：2^x字，x＞0，字长任意，其中最长的指令长度为M个字，M＝2^m，最短的指令长度为N个字，N＝2ⁿ，每条指令的长度介于N，M之间，不同长度的单条指令所需要执行周期数相同；

b、不同长度的指令在指令存储器中连续存储；

c、取指地址寄存器保存下一次进行取指的地址，每次取指后其需自增M。

所述的指令译码模块满足以下条件：

a、译码地址寄存器保存下一个需要进行译码的指令的起始地址，每次译码结束后其需自增该指令的真实长度，

b、指令译码模块从指令数据循环缓冲区中取出指令数据进行译码后送入执行模块，流水线的译码级根据自增后的译码地址寄存器以及流水线的取指级的取指地址寄存器的比较结果，决定下一个周期是否取指，并将决定结果反馈至取指级；

c、取指判决单元接收到译码级反馈的比较结果，决定是否向指令内存请求数据，以及是否向指令数据循环缓冲区中写入新的数据。

所述的指令数据循环缓冲区满足以下条件：

a、指令数据循环缓冲区的宽度为设置为2M，取指地址寄存器决定每次取入的指令数据所覆盖的指令数据循环缓冲区中的位置，译码地址寄存器决定每次需要译码的指令数据在指令数据循环缓冲区中的位置，取指地址寄存器和译码地址寄存器之间的相对位置决定指令数据循环缓冲区中有效的数据量；