[发明专利]存储器件和集成电路

说明书

相关申请的交叉引用

本申请要求2012年8月31日提交的申请号为10-2012-0096586的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及集成电路和存储器件，更具体而言，涉及判断数据从非易失性存储器传送至寄存器的启动操作（boot-up operation）的时间点的技术。

背景技术

图1是用于解释现有存储器件中的修复操作的图。

参见图1，存储器件包括：单元阵列110，所述单元阵列110包括多个存储器单元；行电路120，所述行电路120用于激活由行地址R_ADD选择的字线；以及列电路130，所述列电路130用于接入（读取或写入）由列地址C_ADD选择的位线的数据。

行熔丝电路140储存与单元阵列110中的故障存储器单元相对应的行地址作为修复行地址REPAIR_R_ADD。行比较单元150将储存在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件的外部输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地址R_ADD一致时，行比较单元150控制行电路120激活冗余字线而不是由行地址R_ADD指定的字线。

列熔丝电路160储存与单元阵列110中的故障存储器单元相对应的列地址作为修复列地址REPAIR_C_ADD。列比较单元170将储存在列熔丝电路160中的修复列地址REPAIR_C_ADD与从存储器件的外部输入的列地址C_ADD进行比较。当修复列地址REPAIR_C_ADD与列地址C_ADD一致时，列比较单元170控制列电路130接入冗余位线而不是由列地址C_ADD指定的位线。

现有的熔丝电路140和160主要使用激光熔丝。激光熔丝根据熔丝是否被切断来储存“高”或“低”电平数据。激光熔丝的编程在晶圆状态下是可能的，但是在晶圆安装于封装中之后可能是不可能的。此外，由于间距（pitch）的限制，可能不能将激光熔丝设计为具有小的面积。

为了解决这些问题，如美国专利第6904751号、第6777757号、第6667902号、第7173851号和第7269047号中所披露，将诸如电熔丝阵列电路（e-fuse array circuit）、NAND快闪存储器、NOR快闪存储器、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、铁电RAM（FRAM）、或磁阻式RAM（MRAM）的非易失性存储器中的一种安装于存储器件中，并且将修复信息储存在所述非易失性存储器中并使用。

图2是说明使用非易失性存储器以便将修复信息储存在存储器件中的状态的图。

参见图2，存储器件包括：多个存储体BK0至BK3、提供给相应的存储体BK0至BK3以储存修复信息的寄存器210_0至210_3、以及非易失性存储器201。

非易失性存储器201代替熔丝电路140和160。非易失性存储器201储存对应于所有存储体BK0至BK3的修复信息，即修复地址。所述非易失性存储器可以包括电熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、EPROM、EEPROM、FRAM和MRAM中的一种。

提供给相应的存储体BK0至BK3的寄存器210_0至210_3储存与寄存器210_0至210_3相对应的存储体的修复信息。寄存器210_0储存存储体BK0的修复信息，寄存器210_2储存存储体BK2的修复信息。寄存器210_0至210_3中的每个包括锁存电路，并且仅在被供电时储存修复信息。从非易失性存储器201接收要储存在寄存器210_0至210_3中的修复信息。非易失性存储器201从启动信号BOOTEN的激活时间点起将储存的修复信息传送至寄存器210_0至210_3。

由于非易失性存储器201是以阵列的形式制备的，故需要预定的时间以便访问储存在非易失性存储器201中的数据。即，由于即刻的数据访问是不可能的，故可能难以直接使用储存在非易失性存储器201中的数据来执行修复操作。因此，储存在非易失性存储器201中的修复信息被传送至寄存器210_0至210_3，并且在存储体BK0至BK3的修复操作中使用储存在寄存器210_0至210_3中的数据。储存在非易失性存储器201中的修复信息被传送至寄存器210_0至210_3的过程被称作启动，其中只有在完成了启动操作时存储器件才有可能修复故障的单元并执行正常操作。