[发明专利]带有反馈加强的电压触发的静电放电箝位电路

说明书

技术领域

本发明属于集成电路技术领域，涉及集成电路的静电放电保护，特别涉及一种带反馈加强的电压触发的静电放电箝位电路，可用于集成电路的静电放电保护。

背景技术

在集成电路的制造、封装、运输和使用过程中，各种形式的静电放电都有可能发生。静电放电具有瞬时大应力的特点，是集成电路的主要失效形式之一。静电放电是不能完全避免的，所以在集成电路设计和制造时必须考虑静电放电保护。静电放电的强度可以用电压来等效，比如在人体模型中，能看到电火花的静电放电的等效电压一般就高达3kV以上。集成电路自身抗静电放电能力很弱，特别是CMOS工艺中MOSFET的栅极非常脆弱，如果没有专门的静电放电保护，只需要几十伏的等效电压就可以损毁大部分集成电路，而通常集成电路的静电放电防护等级要求都在2kV等效电压以上。因此静电放电保护对于集成电路非常重要，当前几乎所有的集成电路都具有静电放电保护。随着CMOS工艺特征尺寸不断减小，越来越薄的栅氧化层和越来越浅的结深，给芯片带来更严峻的静电放电问题，静电放电设计的条件变得更加苛刻。

在全芯片静电放电防护系统中，电路的电源线和地线之间需要增加静电放电箝位电路，以在静电放电发生时形成从电源线到地线的泄放路径。常见的静电放电箝位电路由触发电路和箝位器件组成，触发电路负责检测静电放电并发送信号给箝位器件。箝位器件得到静电放电信号后就会打开，形成一个低阻通路来泄放静电放电电荷。一种常用的静电放电箝位电路是RC触发的静电放电箝位电路，它可以快速检测静电放电，并开启箝位器件。但是，随着电路工作速度越来越快，特别是一些高速电路中，电源上电速度也在提高，可以达到微秒级甚至更快的上电速度。这样RC触发的静电放电箝位电路就可能误把一些快上电事件当作静电放电，从而发生误触发。

相比于RC触发的静电放电箝位电路，电压触发的静电放电箝位电路具有对快速上电事件免疫的优点，即只有当电源上的电压超过开启电压而处于电过应力情况时，静电放电箝位电路才打开，而与上电速度无关。图1显示了基本的电压触发的静电放电箝位电路，由触发电路和箝位器件组成，其中箝位器件是一个具有很大尺寸的N型金属氧化物场效应晶体管（NMOSFET）Mn1，NMOS管Mn1的开关状态由触发电路控制，静电放电电荷通过NMOS管Mn1泄放。由二极管串D1～D4和电阻R1组成的触发电路，其开启电压为所有二极管开启电压之和，超过了正常工作时的电源电压，因此在芯片正常工作时，这个触发电路不导通，流过的电流极小，所以电阻上的电压降可看作0，也就是说NMOS管Mn1的栅极电压为0，所以NMOS管Mn1是关断的。当静电放电来临时，电源电压上升到较高水平，超过了触发电路的开启电压，触发电路中有电流流过，电阻R1上产生电压降，NMOS管Mn1的栅极电压升高，那么NMOS管Mn1打开，从而泄放静电放电电荷，起到保护作用。

但是，图1所示的电压触发的静电放电箝位电路中，箝位器件NMOS管Mn1的泄放效率较低。这是因为在静电放电时，在电源电压超过开启电压以后，NMOS管Mn1的栅极驱动电压Vg逐渐升高，此时有Vg=VDD-4Vton，Vton是一个二极管的导通电压，VDD是电源电压。所以栅极驱动电压Vg总是比VDD低4个二极管导通电压之和，即NMOS管Mn1的栅极电压不够高，NMOS管Mn1不能充分开启，泄放效率较低。

现有技术中，由于箝位器件的泄放效率较低，通常就需要增大箝位器件的尺寸，来满足一定的防护要求。也就是说虽然箝位器件单位面积上泄放的电流较小，但是由于箝位器件的尺寸增大，因此箝位器件泄放的总电流会提高，从而满足一定的防护要求。显然这种方法增大了版图面积，增加了制造成本。

发明内容

本发明的目的在于针对上述已有技术的不足，提出一种带有反馈加强的电压触发的静电放电箝位电路，以提高静电放电时箝位器件的栅极电压，使得箝位器件充分开启，从而提高箝位器件的泄放效率，减小箝位器件的版图面积。

为实现上述目的，本发明包括：

触发电路，用于感应静电放电，并为后级电路提供偏置电压；

箝位器件，用于在静电放电发生时开启，以泄放静电放电电荷；

其特征在于，触发电路与箝位器件之间连接有反馈电路，该反馈电路用于在静电放电时加强触发信号，输出高的栅极驱动电压给箝位器件，提高箝位器件的泄放效率；该反馈电路包括PMOS管Mp1，NMOS管Mn1和第二电阻R2；

所述PMOS管Mp1，其源极连接到电源电压VDD，其栅极连接到触发电路输入的偏置电压Vb，其漏极通过第二电阻R2连接到地电压VSS；