[发明专利]晶圆级封装构造

说明书

技术领域

本发明是有关于一种晶圆级封装构造，特别是有关于一种可提高金属凸块的导电稳定性的晶圆级封装构造。

背景技术

在半导体封装技术中，例如倒装芯片(Flip Chip)，主要是在芯片上形成金属凸块(Solder Bump)，如锡凸块，并通过所述锡凸块直接与基板(Substrate)电性连接，相较于打线型芯片(Wire Bonding Chip)，所述倒装芯片的半导体封装技术的线路路径较短，具有较佳的电性品质，且不占用空间，可使整体结构更为轻薄短小。

另外，半导体组件，如晶圆(wafer)或晶圆级封装构造(wafer lever package，WLP)中的芯片等，其有源表面是进一步通过一重布线层(redistribution layer，RDL)与所述金属凸块形成电导通，所述半导体组件的有源表面可覆盖有保护层(Passivation)及一重布线层，所述重布线层由数个介电层与至少一重分布电路层所构成，所述重分布电路层设置在所述数个介电层中，并电性连接半导体组件的有源表面的金属接垫，其中所述金属凸块设置在介电层上且部分连接所述重分布电路层。

当所述半导体组件通电时，一部份电流会由重分布电路层的导线部往所述金属凸块移动，进而汇集于所述重分布电路层的线路中，但是，由于所述重分布电路层的宽度是由导线部(宽度小于20微米)往垫片部(宽度约250至300微米)方向渐扩大成水滴状，但导线部与垫片部用以接触金属凸块的重分布焊垫区之间的距离过短，造成电流由导线部进入垫片部还未来得及分散就集中往重分布焊垫区流去。结果，所述金属凸块连接所述重分布焊垫区的部分端缘的电流密度过大，使得所述金属凸块连接所述重分布焊垫区的部分端缘较容易受到电子迁移的影响，导致所述金属凸块在端缘处的金属原子随着电子迁移而逸散流失，进而产生龟裂或断开的情形。

故，有必要提供一种晶圆级封装构造，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种晶圆级封装构造，以解决重布线层中金属凸块与重分布电路层之间因电流过度集中造成金属离子迁移而发生龟裂或断开的问题。

本发明的主要目的在于提供一种晶圆级封装构造，其可减少金属凸块与重分布电路层之间在导电时产生龟裂或断开的机会。

本发明的次要目的在于提供一种晶圆级封装构造，其可提高金属凸块与重分布电路层之间的导电稳定性。

为达成本发明的前述目的，本发明一实施例提供一种晶圆级封装构造，其中所述晶圆级封装构造包含一半导体组件、一保护层、一第一介电层、一重分布电路层、一第二介电层及至少一金属凸块。所述半导体组件具有一有源表面，所述有源表面设有至少一导电接垫，所述保护层覆盖在所述有源表面及导电接垫上，且部分裸露所述导电接垫，所述第一介电层覆盖在所述保护层上，且部分裸露所述导电接垫，所述重分布电路层设置在所述第一介电层上，且包含一导线部、一扇形部及一垫片部，所述导线部其一端电性连接所述导电接垫，所述扇形部自所述导线部另一端延伸而成，所述垫片部连接所述扇形部，所述第二介电层覆盖在所述第一介电层及重分布电路层上，且部分裸露所述垫片部，以定义一重分布焊垫区，所述金属凸块设置在所述第二介电层及重分布焊垫区上，所述金属凸块包含一接触面及一端缘，所述接触面与所述重分布焊垫区连接，所述端缘位于所述接触面一侧且面对所述扇形部，所述端缘与扇形部之间具有一用以分散电流的缓冲距离。

再者，本发明另一实施例提供另一种晶圆级封装构造，其中所述晶圆级封装构造包含一半导体组件及一重布线层。所述半导体组件具有一有源表面，所述重布线层覆盖在所述有源表面上，且具有一重分布电路层，所述重分布电路层包含一导线部、一扇形部及一垫片部，所述扇形部自所述导线部延伸而成，所述垫片部连接所述扇形部，其中所述垫片部上定义有一重分布焊垫区，所述重分布焊垫区靠近所述扇形部的一侧与所述扇形部之间具有一用以分散电流的缓冲距离。

如上所述，由于所述端缘与扇形部之间形成有足够的缓冲距离，可扩大电流经过所述端缘的范围，进而分散所述导线部经扇形部往金属凸块移动的电流，降低所述金属凸块受到电子迁移而发生金属原子流失的影响程度，以避免所述金属凸块与重分布电路层之间产生龟裂或断开的情形。

附图说明

图1是本发明一实施例晶圆级封装构造的剖视图。

图2、3是图1的晶圆级封装构造的示意及使用状态图。

图4、5是本发明另一实施例晶圆级封装构造的示意及使用状态图。

具体实施方式